做嵌入式这行I2C大概是所有人最早接触、也最容易在细节上栽跟头的总线。两根线——SDA和SCL一个开漏物理层一套多主仲裁机制听起来门槛极低可一旦波形不对逻辑分析仪上全是乱码很多人就开始怀疑人生。这篇文章我把I2C从物理层的开漏输出、上拉电阻计算到协议层的起始/停止条件、ACK/NACK、寄存器读写再到多主仲裁、时钟拉伸、逻辑分析仪实测最后聊一聊多路复用、PMBus和嵌入式里最常见的那些坑尽量一次讲透。1. I2C为何两根线就够了开漏物理层与总线架构1.1 为什么是两根线I2C的总线架构与设计哲学I2C是Philips现在的NXP在1982年搞出来的初衷就是想让板子上的IC之间用最少的线互相通信。它只靠SDA数据和SCL时钟两根信号线加一根公共地就能把多个设备串在一条总线上每个设备用唯一的地址区分。设备之间不分主次不对I2C分主机和从机主机提供时钟、发起通信从机响应地址。但好在I2C支持多主机也就是总线上可以挂多个主机靠仲裁决定谁先用总线。为什么两根线就够因为I2C把“地址”和“数据”都复用在同一根SDA线上先发地址、再发数据靠协议流程区分。SCL负责同步所有设备在时钟边沿采样SDA。这个设计相比SPI的4根线、UART的2根线但只能点对点来说在“多设备、少引脚”的场景里非常划算。你想象一下一个MCU只有8个GPIO却要挂温湿度、触摸屏、EEPROM、RTC用I2C一根SDA一根SCL就全搞定了。但省线的代价是协议本身变复杂了要处理起始/停止条件、ACK应答、寄存器寻址、多主仲裁、时钟拉伸。这些机制在底层帮我们解决了很多事但反过来任何一环出错故障表现都很隐蔽。我在实际项目里见过太多人一上来就调不通最后发现是上拉电阻没接或者设备地址位弄反了。1.2 开漏输出与上拉电阻物理层核心与电阻取值计算I2C物理层的精髓就四个字开漏输出。所谓开漏就是引脚内部的MOS管只能把线拉低导通到地不能主动拉高。线要回到高电平全靠外部接一个上拉电阻到电源。为什么要这么设计因为如果所有设备的SDA/SCL引脚都是推挽输出既能拉高又能拉低那一个设备输出高、另一个设备输出低时两者之间就是短路轻则通信错误重则烧引脚。而开漏输出天生支持“线与”——只要有一个设备拉低整条线就是低电平所有设备都不拉低上拉电阻才把线拉高。这个“线与”特性直接决定了I2C的仲裁机制后面会细说。这里先说上拉电阻怎么选。上拉电阻的取值不是随便定的它有两个边界最小值受低电平输出能力和功耗限制。I2C标准规定设备在输出低电平时要能灌入至少3mA电流Iol且低电平电压不能超过Volmax一般0.4V。所以对3.3V系统Rmin (3.3 - 0.4) / 3mA ≈ 967Ω实际取1k以上比较安全。电阻再小低电平可能抬得过高从机就识别不出逻辑0了。最大值受上升时间限制。总线电容Cb引脚、走线、连接器、从机输入电容的总和和上拉电阻R构成RC充电电路上升时间tr ≈ 0.8473 × R × Cb。I2C规范对每个模式都有最大上升时间要求100k模式1000ns400k模式300ns1M模式120ns。如果R太大上升沿太缓在SCL高电平采样时SDA还没稳定数据就错了。举一个实际例子假设总线电容Cb200pF几个设备加短走线差不多这个量级100k模式最大R 1000ns / (0.8473 × 200pF) ≈ 5.9kΩ所以100k速通常用4.7k没问题。同样条件跑到400k最大R ≈ 300ns / 0.169nF ≈ 1.77kΩ这时候你用4.7k就悬了最好换成1k~2.2k。这也是为什么很多开发板在400k速下工作不稳定、降速到100k却一切正常的原因。实际工程中3.3V、400k、走线不长、设备数不多的情况下我一般先按2.2k上拉再用示波器看上升沿如果边沿太缓就换1k。1.8V低压系统上拉电阻可以适当增大到2.2k~4.7k因为VIH门限低一些但要参考数据手册。还有一个坑如果你把I2C总线拉到5V但设备是3.3V的不是所有器件都容忍5V一定要看从机的耐压必要时用电平转换芯片如PCA9306。2. 读懂I2C时序图起始、停止、ACK和数据帧2.1 起始/停止条件与字节传输时序图的三个关键细节I2C协议里最基础也最容易画错的三件事起始条件、停止条件、数据位有效性。起始条件是SCL为高电平时SDA从高跳变到低。停止条件是SCL为高电平时SDA从低跳变到高。注意这两个变化都发生在SCL高电平期间这一点和普通数据位正好相反。普通数据位要求SCL高电平期间SDA必须保持稳定只能在SCL低电平时改变SDA。正是这个对比让接收方能够区分“这是起始/停止”还是“这是数据”。数据字节是8位MSB先发。每个字节之后紧跟一个ACK位由接收方在第9个SCL时钟周期拉低SDA表示“我收到了”。如果接收方不拉低就是NACK。主机在读数据时读完最后一个字节后要主动发NACK告诉从机“别再发了”然后发停止条件。很多新手在这里搞反主机读数据时每个字节之后主机要拉低SDA表示ACK只有最后一个字节前主机要释放SDA让从机看到高电平NACK。如果主机一直发ACK从机会认为你还要继续读一直往外吐数据总线就乱了。这三个细节几乎覆盖了I2C调试中80%的时序类问题。逻辑分析仪抓波形时重点就看起始条件处SDA的下降沿是否发生在SCL高电平期间以及每个字节后第9个时钟内SDA有没有被拉低。2.2 读写数据帧拆解寄存器地址如何被“安排”进去I2C的地址帧分7位地址和10位地址两种绝大多数芯片用7位。设备地址左移1位后最低位变成读写标志0表示写1表示读。也就是8位地址字节的低位是R/W。举一个经典例子某EEPROM的7位地址是0x50那么写入时的地址字节是0xA00x501读时是0xA1。很多人看数据手册时手册上写的0xA0其实已经包含了写位而实际设备地址是0x50。你直接拿0x50当成8位地址去发设备完全不会理会。这个坑我见得最多。寄存器读写的完整帧格式是这样的写一个寄存器START 发送 设备地址(7bit) 0(写) 等待 ACK 发送 寄存器地址(8bit) 等待 ACK 发送 要写入的数据(8bit) 等待 ACK STOP随机读一个寄存器重点很多人不会START 发送 设备地址(7bit) 0(写) 等待 ACK 发送 寄存器地址(8bit) 等待 ACK REPEATED START重复起始条件 发送 设备地址(7bit) 1(读) 等待 ACK 读取 1字节数据主机发NACK STOP注意中间那个“重复起始条件Sr”。它的作用和“先STOP再START”不一样重复起始条件期间总线没有被释放其他主机插不进来保证“指定寄存器地址读数据”这个组合操作是原子的。如果你先发STOP再重新START中间可能被其他主机抢走总线回来后再读时寄存器地址已经被人改过了。所以在多主系统里读操作务必用重复起始条件。2.3 不同读写模式的选择当前地址读、随机读、顺序读I2C从机内部寄存器模型通常分为两类一类是“当前地址读”就是从机内部有一个地址指针你上次读写到哪这次就从哪继续另一类是“随机读”就是你指定一个寄存器地址再读也就是上面提到的流程。大多数传感器、EEPROM、触摸屏都支持这两类。顺序读/顺序写也很常用源于从机内部地址指针的自动递增。比如你要读GT911触摸屏的触摸坐标数据它分为几十个字节连续存放你只要指定起始地址然后用连续读模式一口气读几十个字节设备会在每个ACK后自动把内部地址加1。这样效率比一个一个随机读高得多。但要注意两点顺序读允许跨页吗看芯片。EEPROM通常有页边界限制跨页顺序写会回卷到页首导致数据写错地方。有些传感器在顺序读时地址指针递增到末尾后不是回绕就是停止一定要看数据手册。写EEPROM尤其要注意“页写”和“写周期”。EEPROM写完一页典型32字节后需要几毫秒内部擦写时间这期间芯片不响应任何I2C指令你发地址它会不回ACK。很多人的代码在写完连续地址后会漏掉等待紧接着去读校验结果读到旧数据。正确做法是写完一页后等待tWR写周期时间或者轮询ACK直到从机重新应答。3. 多主仲裁与时钟拉伸I2C如何协调多个主机3.1 多主仲裁的工作机制谁先拉低谁赢I2C允许总线上有多个主机比如两个MCU共用一组传感器或者一个MCU加一个主机协处理器。多主系统最核心的问题就是两个主机同时想占用总线怎么办答案就是仲裁。仲裁的原理基于开漏物理层的“线与”特性。两个主机同时在SCL时钟驱动下发送数据位一个想发1释放SDA让上拉拉高另一个想发0拉低SDA。结果总线上自然就是0。那个想发1的主机在SCL高电平期间去采样SDA发现总线是低电平和自己要发的1不一致就知道自己输掉了仲裁立刻停止发送并退出。赢的方继续占用总线数据不会乱。仲裁的关键点在于“先拉低者赢”。如果在地址阶段仲裁输了输的一方要等赢的一方释放总线出现STOP条件之后才能重新发起START。如果在数据阶段仲裁输了输的一方同样要退出。仲裁失败后不能暴力占用总线否则会把赢方的数据搞坏。实际做多主I2C时还有个隐性要求主机的SDA驱动必须是开漏不能是推挽。如果你把主机引脚配成了推挽输出一旦和从机或另一个主机的数据冲突就是硬碰硬短路。硬件I2C外设一般自动处理成开漏但软件模拟I2C时一定记得把引脚配置成开漏模式。这是我见过很多软件模拟I2C莫名其妙烧引脚的原因。3.2 时钟拉伸从机控制时钟的协商方式时钟拉伸Clock Stretching是I2C里一个容易被忽略、但又很折磨人的机制。正常情况下SCL由主机驱动但I2C协议允许从机在需要时主动拉低SCL主机必须检测到SCL没有立刻变高就等待直到SCL释放后再继续。这个“SCL被从机拉低”的过程就是时钟拉伸。从机为什么要拉伸时钟最常见的原因是从机收到一个字节后需要时间处理比如内部EEPROM擦写、ADC采样、处理完再准备下一个字节它处理不完就把SCL压住逼主机等它。这等于让慢速从机主导通信节奏。硬件I2C控制器通常会自动处理时钟拉伸你几乎感觉不到。但软件模拟I2C就麻烦了你必须有超时机制否则从机如果出问题一直拉低SCL你的程序就死等整个系统卡死。时钟拉伸还有一个隐藏问题在多主总线上一个从机拉伸SCL会阻塞所有主机不只是当前通信方。如果拉伸时间过长某些有看门狗的主机可能误判总线故障。所以设计多主系统时要么选择不支持时钟拉伸的从机要么给每个主机的等待加超时。3.3 多主场景下的常见坑与避让策略多主I2C比单主难调坑主要集中在三个地方总线空闲检测主机在发起START前应该确认SDA和SCL都是高电平总线空闲。很多人在多主系统中直接发起START结果和另一个主机的START撞车产生仲裁虽然仲裁机制能兜底但频繁冲突会降低效率。仲裁失败的恢复输掉仲裁的主机不能立即重试否则大概率再次冲突。建议退避随机延迟类似CSMA/CD等总线空闲再发。总线锁死bus lock从机或某个主机逻辑异常把SDA一直拉低总线再也没人能用。常见恢复办法是主机主动翻转SCL 9个时钟脉冲再发一个STOP条件让所有从机复位状态机。很多MCU的硬件I2C外设遇到这种锁死会直接挂住需要软件模拟或硬件复位才能救回来。还有一个被经常问到的需求“I2C从机主动更新主机寄存器”。这里要澄清一个概念I2C从机永远不能主动发起传输因为时钟ต้อง由主机提供。从机要想“主动”给主机送数据只能通过外部中断引脚比如GT911的INT脚通知主机“我有数据了快读我”或者用SMBus的ARAAlert Response Address机制由主机广播警报地址从机响应。如果硬件设计上没接中断脚那只能主机轮询读。这个一定要在产品设计初期想清楚否则后期软件很难补。4. 逻辑分析仪抓I2C波形实测与故障排查实录4.1 用逻辑分析仪分析I2C数据从物理连接到解码设置I2C调试最怕瞎猜。我建议每个嵌入式工程师手边常备一个逻辑分析仪哪怕是几十块钱的24MHz采样率版本都够用了。接线很简单逻辑分析仪的CH0接SDACH1接SCL地线共地。注意逻辑分析仪的地必须和目标板共地这点比供电还重要。采样率设置有个经验值至少是SCL频率的4倍推荐10倍以上。100k速率下2MHz采样率就能看但想看清边沿细节直接拉到10MHz以上。400k速率建议至少10MHz采样率否则一个位周期的采样点太少解码会出乱码。解码设置里两个容易错的点一是地址格式你的设备是7位地址还是10位地址要选对二是电压阈值逻辑分析仪内部通常有固定的输入阈值很多是1.5V左右如果你的系统是5V信号幅度大没问题如果是1.8V有些逻辑分析仪可能判不出高低电平这时候要换支持低压输入的型号或加电平调理板。抓完之后重点看这几处波形起始位置SCL高时SDA下降沿是否干净利落有没有抖动。ACK位第9个时钟后SDA是否被拉低。如果该ACK的地方没有低电平说明从机没有应答。上升沿SDA/SCL从低到高的沿是不是很缓很圆如果是说明上拉电阻太大或总线电容太大高速时容易出错。毛刺/振铃沿附近有没有来回抖动如果有考虑上拉电阻太小或地线干扰。4.2 常见故障速查表与排查思路下面这个表我调I2C时几乎每次都会翻一遍基本覆盖了最常见的现象和原因。现象可能原因排查方向发地址后无ACK设备地址不对、设备没上电、通信速率太快、从机不支持该速率、上拉电阻过小把低电平抬得过高先跑I2C扫描程序遍历0x03~0x77看设备实际响应地址确认电源降到100k试试第一个字节有ACK后面数据无ACK从机忙比如EEPROM写周期、寄存器地址超范围、从机不支持写操作等写周期查数据手册寄存器表单步读SDA一直为低总线卡死有设备拉死SDA通常是从机状态机卡住或主机驱动错误逐个断开从机确认用9个SCL脉冲STOP复位总线逻辑分析仪解码乱码采样率太低、触发位置不对、地址格式设置错误、信号边沿太缓提高采样率重新触发确认7/10位地址设置高速模式不稳定低速正常上拉电阻过大、总线电容过大、布线过长、地干扰换小上拉电阻缩短走线降低速率必要时加I2C缓冲器SDA电平范围不对低电平抬高了上拉电阻过小灌电流不足或上拉到错误电源轨计算Rmin确认上拉电源和从机电平匹配还有一个常见的“逻辑分析仪上看起来波形完美但设备就是通信失败”的情况这通常是时序的参数性违规。比如起始条件建立时间不够、数据建立时间不满足、停止条件时序不对。硬件I2C外设一般不会犯这种错但软件模拟I2C且中断频繁时很容易在临界点出问题这种情况用示波器抓细节比逻辑分析仪更靠谱。4.3 实战案例GT911触摸屏I2C通信失败与HID over I2C资源不足GT911是很多板子上常用的电容触摸控制器它的I2C通信失败在论坛上被问烂了。我调试过的项目里最常见的三个原因第一个是设备地址错误。GT911支持两个I2C地址0x5D和0x14具体用哪个由复位时序决定。GT911的INT和RST引脚在复位时需要特定的电平组合不同的组合对应不同的地址。很多人直接在程序里写死0x5D但它实际在0x14扫描一下就能发现。第二个是复位时序。GT911是上电后先靠INT和RST的电平关系决定地址然后开始保持I2C响应。如果复位脚没拉到位芯片可能一直处于复位状态I2C完全没有应答。这个必须看数据手册里的时序要求不能是简单的上电就完事。第三个是读坐标时的错误。GT911的触摸数据是连续存放的需要用“随机读顺序读”的组合先写入起始寄存器地址再用重复起始条件切到读方向连续读。很多人把写地址和读地址搞混或者忘了在指定寄存器后重新发START导致读到的是错误位置的数据。还有一点GT911在有些固件下需要配置寄存器后才能上报触摸如果touch key/按键设置不对它可能工作但永远无触摸输出。HID over I2CI2C HID设备的资源不足问题Windows设备管理器报“代码12”是个经典疑难杂症。代码12本质是设备无法找到足够的可用资源IRQ、DMA、内存窗口来启动。在I2C HID设备上最常见原因是设备的INT中断引脚HID over I2C强制要求一个中断输出给主机没有正确映射或者GPIO中断配置和另一个驱动冲突。排查思路先看设备管理器里是不是有叹号然后查BIOS/ACPI里I2C HID设备的IRQ配置确认INT脚对应的GPIO没有被复用再看I2C控制器驱动是否正常。在嵌入式开发板上很多情况是原理图上INT引脚悬空或接到了错误的GPIO驱动注册时拿不到中断资源。这个问题的排查顺序建议是硬件接对 - 驱动注册 - 系统资源。不要一上来就改设备管理器里的资源设置。5. I2C扩展与衍生协议多路复用、PMBus与自由数据模式5.1 总线不够用怎么办I2C多路复用器的选型与接法I2C虽然能挂很多设备但实际中会遇到两个硬问题一是多个设备地址冲突比如两块一样的传感器芯片地址都是0x48没法直接挂一条总线二是总线电容超限设备多了、走线长了总电容超过规范值信号边沿变缓高速跑不动。这时候就要用I2C多路复用器/多路选择器典型如TCA9548A8通道、PCA9546A4通道。TCA9548A的使用方式很简单上游SCL/SDA接主控下游8个通道分别接不同的设备组通过给TCA9548A写一个通道选择字节比如0x04表示打开通道2它就把上游总线和对应下游通道导通。这样不同通道里的设备即使地址相同也能独立访问。通道选择本身也是一个寄存器写操作这导致一个必要步骤切换通道后你需要确认切换动作完成再去访问目标设备。有些驱动会连续几次写通道寄存器其实是多余的只需要在每次切换后加一个小延时即可。多路复用器的选型有几个注意点通道数够用就行4通道/8通道最常见。阻塞保护有些型号如TCA9548A支持“当某个下游通道被从机拉死时不影响其他通道”这非常关键。如果某个从机因为时序错误把SDA拉死有阻塞保护的复用器还能让你至少换到其他通道继续通信。电平匹配上游和下游可以不同电平部分复用器自带电平转换能力PCA9546A支持不同电压需要查手册确认。选型时千万别只看通道数一定要看“下游被拉死时上游会不会被拖死”。我踩过这个坑用了一款没有阻塞保护的复用器某个从机卡死总线后整个系统的主I2C全部瘫痪排查了很久才发现是复用器把故障隔离功能给弱化了。5.2 PMBus与I2C同一条物理总线上的“高级用法”PMBusPower Management Bus是基于I2C物理层的电源管理协议常见于功率转换器、电源模块。它和I2C的关系是物理层完全一致同样是开漏、上拉、同样有SDA/SCL但在协议层上做了很多扩展。PMBus和I2C的主要区别定义了标准命令集比如VOUT_MODE、VOUT_COMMAND、PAGE等用来配置电源芯片的输出电压、电流、保护阈值。不同厂家的PMBus芯片遵循同一套命令字。增加了PECPacket Error Checking校验。PEC是CRC-8校验附加在每个事务末尾用于检测数据传输错误。如果你用普通I2C控制器读写PMBus设备不带PEC有些设备是可以配置成关闭PEC的但很多安全应用里PEC必须开启这时你的硬件控制器必须支持计算PEC否则通信直接失败。强制了超时机制。SMBus/PMBus要求SCL低电平不能超过35ms否则视为总线错误。普通I2C没有这个要求有些设备会长时间拉伸时钟这在PMBus设备上是违规的。所以如果你只是拿I2C主控制器去读一个PMBus电源芯片的电压直接按I2C的帧格式读写寄存器一般也能通但项目要过认证或对可靠性有要求就该老老实实按PMBus规范来并且确认控制器支持PEC和超时。5.3 自由数据模式与I2C在特殊场景的应用编码器、PHY配置有人会搜“I2C自由数据模式”这个词在不同厂商的文档里含义不完全一样。有的MCU外设里叫“free data mode”指的是主机不需要按寄存器地址模型组织数据可以直接将一串字节原样发送到从机常见于把I2C当普通透传链路使用的场景比如两个MCU之间用I2C传自定义帧。这种模式对调试很不友好因为逻辑分析仪上只能看到一帧原始数据没有任何寄存器语义。建议只在确有必要时用并且自己定义好帧头和校验。I2C编码器也是一个典型扩展应用。很多磁编码器如AS5600用I2C输出角度数据往往只有一个核心寄存器读起来很简单。要注意的是角度数据的格式有的芯片是12位用两个字节拼出来有的还带方向位字节序也需要确认。另外编码器通常要配置零点和方向寄存器如果这些寄存器在出厂时没配置好读取角度会一直不对。这类问题排查时可以先读设备ID/配置寄存器确认I2C通信本身是通的再判断是不是配置问题。关于“Linux PHY不使用MDIO使用I2C”这个场景确实存在一些以太网PHY或交换芯片其寄存器管理接口不走MDIO而是通过I2C访问。比如有些工业级PHY只暴露了I2C接口Linux下驱动可以通过I2C读取PHY的寄存器来获取link状态、协商速率等。实现时要注意这类驱动通常在phy_driver结构体里实现read/write回调底层调用i2c_smbus_read/write操作。它的I2C地址和寄存器映射都在PHY芯片手册里和MDIO的寄存器地址不是一回事不能想当然套0x1F/0x0E这类标准页。还有I2C访问PHY的时序可能比MDIO慢链路协商中频繁读取时要适当降低频率否则会加重I2C总线负担。6. 嵌入式I2C开发实操经验取舍与避坑指南6.1 软件模拟I2C与硬件I2C的取舍说实话I2C是最好用软件模拟的总线之一因为时序相对宽松相比SPI而且随便两个GPIO就能当SDA/SCL。我在原型验证阶段经常直接写个软件模拟驱动拿来即用。但量产项目我有几条原则优先用硬件I2C外设。硬件外设时序稳定、有仲裁支持、中断/DMA效率高不占用CPU轮询。更重要的是硬件外设能准确处理时钟拉伸和NACK这些都是软件模拟容易出问题的点。软件模拟只用于两种情况一是外设引脚不够必须复用普通GPIO二是硬件I2C外设本身有bug某些MCU确实有只能绕过去。软件模拟一定要开总线超时。没有超时的软件模拟I2C是定时炸弹一旦从机拉低SCL你的while循环会永远等下去看门狗都不一定救得回来。正确写法是设置一个最大等待时间超时后报错复位。软件模拟的时候有个细节SDA引脚在输出模式下一定要配成开漏。很多人默认配成推挽结果从机回ACK时拉低SDA主机也输出高两边打架轻则数据错误重则损坏引脚。开漏外部上拉这是模拟I2C的底线。6.2 速率选择与信号完整性100k/400k/1MHz的工程要求I2C速率有标准模式100kbps、快速模式400kbps、快速模式(1Mbps)、高速模式3.4Mbps。实际项目中绝大多数传感器都在100k/400k档位。我的建议是能用400k就不必上1M能用100k稳定就不要强行跑400k。速率越高对信号完整性要求越苛刻排查越费劲。100k I2C信号规格是最宽松的这也是很多人“降到100k就正常”的原因。100k模式下上拉电阻可以大到4.7k甚至10k时序容限大抗干扰能力相对强布线要求也低。如果你的板子走线很长、接的是排线/连接器或者总线电容明显偏大100k是最稳妥的选择。对不要求吞吐量的控制类设备读温度、读RTC、配置PMIC100k完全够用。400k就要认真对待了。前面算过上拉电阻在这个速率下通常需要1k~2.2k还要注意总线电容不超过400pF。走线尽量短不要过孔太多不要和高速信号长距离并行。真要在400k下挂多个设备建议用示波器测一下SCL/SDA上升沿如果上升时间接近或超过300ns优先减小上拉电阻如果还是不行就要考虑缩短走线或引入I2C缓冲器如PCA9515。1M以上的速率普通MCU的GPIO/引脚电容往往就是瓶颈需要专门的I2C加速器或电平转换缓冲器且从机必须明确支持快速模式。对绝大多数人来说I2C跑到400k已经是性价比最高的点。6.3 I2C、SPI、UART、CAN怎么选对比与适用场景很多新手问既然I2C能挂多设备为什么还要用SPI我一般用下面这个表来回答总线线数速率方向/多主适用场景I2C2信号地100k~1M3.4M半双工支持多主连接中低速传感器、EEPROM、RTC、多设备总线SPI4信号MOSI/MISO/SCLK/CSCS可多根通常10M~100M全双工单主多从也可多主但复杂高速采集、显示、Flash、ADC、SD卡UART2信号TX/RX常见115200~3M全双工点对点调试、GPS、蓝牙模块、串口屏CAN2差分信号125k~1MCAN FD更高半双工多主基于ID仲裁车载、工业现场长距离、强干扰选择逻辑其实很简单板内小范围、多设备、速度要求不高选I2C需要高吞吐、数据量大选SPI两个设备之间简单通信选UART要跑长距离、抗干扰、多主分布式系统选CAN。I2C最大的优势是引脚少多设备最大的缺点是速率和距离受限總线电容稍大就麻烦。我见过有人用I2C去传音频流跑400k完全不够这就是选型错误。反过来有人为了省两根线非用I2C挂两个高速传感器天天为时序问题加班也是自找苦吃。搞清楚总线的边界比多会几个协议更重要。从我个人的调试经验来看I2C最大的坑往往不在协议本身而在物理层。逻辑分析仪抓个波形先看上升沿缓不缓再用I2C扫描程序确认地址最后才去怀疑时序细节。很多时候你折腾半天设备不响应其实只是上拉电阻太大或SCL引脚没焊上。把“开漏上拉地址帧ACK”这四个字刻在脑子里I2C这关就过了大半。另外再分享一个小技巧调试任何新I2C设备前先写一个最简单的“读设备ID”程序确保通信通了再做后续功能不要一上来就调完整驱动否则你会根本分不清是协议问题、地址问题还是寄存器配置问题。
