混合电压系统里有一类信号方向从设计定下的那一刻起就再也不会变时钟、片选、复位、使能以及主站到从站的下行遥测。给这类信号配一颗带方向控制脚的双向收发器等于多占一个 MCU IO、多写一段切换时序、多留一处配置出错的可能。ASC1T34S 是国科安芯针对这一类方向恒定场景给出的答案1 位双电源单向总线收发器SC70-5 只有五个脚A 口进、B 口出没有 DIR、没有切换、没有仲裁。本文以单向带来的确定性为主线梳理它的参数边界、延时与驱动预算以及外围设计要点。一、为什么单向本身就是一种设计选择电平转换器的复杂度很大程度上来自方向管理。双向器件必须回答三个问题现在谁在驱动、切换时两端会不会打架、控制脚由谁来给。每一个问题都要付出代价——一个 IO 口、一段时序、一次上电配置。但当信号方向在原理图阶段就已确定时这三个问题全部消失。ASC1T34S 把方向写死在硅片里A 端口固定为输入B 端口固定为输出逻辑同相A H → B H。带来的确定性是三方面的时序确定没有使能 / 禁用时间通道延迟就是全部延迟控制确定上电即可工作无需 MCU 先配置方向故障模式确定不存在两端同时驱动的可能也就不存在总线冲突。代价只有一个它不能反向。所以这颗器件的选型判据非常干净——只要信号是单向的它就是更省、更稳、更快的选择一旦出现反向需求必须换用带 DIR 的型号。二、关键参数与性能边界参数手册数值工程含义电源轨VCCA / VCCB 各 1.65~5.5 V1.8 / 2.5 / 3.3 / 5 V 任意组合通用方向单向 A → B同相无 DIR省一个控制 IO无切换时序驱动能力±24 mA3~3.6 V±32 mA4.5~5.5 V可直接驱动多路负载与较长走线输出电平VOH ≥ VCCB − 0.1 V100 µA24 mA 时 ≥ 2.4 V3 V重载下仍保留足够高电平余量传播延迟VCCA 3.3 V → VCCB 3.3 V0.8~15.2 ns / 0.9~10.2 ns方向固定通道延迟即全部延迟输入阈值VIH 0.7 × VCCAVIL 0.3 × VCCA阈值随 A 侧电源自适应静态电流ICCA / ICCB 各 ≤ 3 µA联合 ≤ 4 µA全温常驻通道几乎不占功耗预算功率耗散电容CpdA 6 pF / CpdB 21 pFVCCB 3.3 V10 MHz估算动态功耗的直接依据输入边沿要求Δt/Δv ≤ 10 ns/V3.3 V≤ 5 ns/V5 V边沿过缓会引发抖动与额外电流IOFF / VCC 隔离IOFF ±2 µA全温任一 VCC GND → 两端口高阻支持局部断电防止倒灌封装热阻θJA 376 ℃/WSC70-5小封装散热能力有限需核算ESDHBM ±2000 VCDM ±1500 VMM ±200 V常规装配防静电即可覆盖延时预算。手册按 VCCA 分组给出了完整延迟矩阵。以最典型的 3.3 V → 3.3 V 为例tPLH 0.8~15.2 ns、tPHL 0.9~10.2 ns换成 3.3 V → 1.8 V则变为 2.5~23.2 ns / 2.4~15.3 ns。可以看出延迟主要由输出侧电源决定B 口电压越低驱动级摆幅越小、跨导越弱延迟越长。设计高速链路时若目标侧是 1.8 V就要按 23 ns 而不是 10 ns 来算时序余量——这是单向器件唯一的延时变量因为没有方向切换它也就是全部变量。驱动预算与边沿。手册保证 3 V 电源下拉 / 灌 24 mA且 24 mA 时 VOH 仍不低于 2.4 V、VOL 不高于 0.55 V。用这个电流反过来算能推多重的容性负载若 B 口挂 200 pF长走线或多负载把 3.3 V 摆幅在 15 ns 内推完需要约 44 mA超出 24 mA 的保证值实际边沿会被限流拉长到 27 ns 上下。这个估算不是手册指标但它解释了为什么重载链路的边沿会比预期肉——要么减小负载、要么接受更慢的边沿两者都在手册给出的 24 mA 边界之内可算。功耗账。静态侧几乎可以忽略联合电流全温不超过 4 µA3.3 V 下约 13 µW。动态侧才是大头用功率耗散电容估算CpdB 21 pF、VCCB 3.3 V、翻转率 10 MHz 时P ≈ Cpd × V² × f ≈ 21 pF × 3.3² × 10 MHz ≈ 2.3 mW若 B 口是 5 V 域CpdB 32 pF同样翻转率下约 8 mW。这就是静态 13 µW、动态几 mW的真实比例——低速常驻信号几乎不耗电高频时钟才是功耗主体。输入边沿的硬约束。手册要求数据输入的转换速率不超过 20 ns/V1.65 V、10 ns/V3.3 V、5 ns/V5 V。这条容易被忽略如果前级是一个缓变的开漏上拉信号边沿速率可能劣于 10 ns/V器件会在阈值附近反复导通、产生额外电流甚至输出抖动。此时应当在前级加整形或改用带施密特输入的器件。三、内部结构两条独立电源轨与 IOFF图 1 ASC1T34S 内部结构与 SC70-5 引脚定义方向固定 A → B从框图上看内部是一条单向通道A 口的输入级以 VCCA 为参考判决输入VIH 0.7 × VCCA、VIL 0.3 × VCCA阈值随 A 侧电源自适应判决结果送进 B 口的输出级由 VCCB 供电推出全幅摆幅。两条电源轨彼此独立这正是通用转换的物理基础——1.8 V 输入可以被抬到 5 V 输出也可以被降到 1.65 V 输出。两个保护机制值得单独说明。IOFF局部断电器件断电时输出被禁用防止电流从信号线经芯片内部倒灌回已断电的电源轨手册给出 IOFF 在全温下不超过 ±2 µA。VCC 隔离VCCA 或 VCCB 任一为 GND 时两个端口同时进入高阻抗状态手册称之为挂起模式。这条对热插拔与分区上下电场景尤其重要——它保证了一边没电时器件不会成为意外的负载或通路。四、外围设计要点图 2 ASC1T34S 典型应用1.8 V 侧 GPIO 单向抬升到 3.3 V 域电源与去耦VCCA 与 VCCB 各就近放置一只 0.1 µF 去耦电容一端紧贴电源脚、一端接地两轨电压均在 1.65~5.5 V 内独立取值无需相互匹配。未用输入必须处理手册明确要求所有未使用或悬空的数据输入脚必须保持在 VCCI 或 GND推荐接到电源或地否则器件无法保证正常工作且功耗会上升——这一点在只用了部分通道的板子上最容易踩坑。绝对最大额定值VCCA / VCCB 与 A 口输入均为 −0.5~6.5 VB 口在高阻或断电状态下施加的电压不得超过 VCCB 0.5 V连续输出电流 ±50 mA通过任一电源脚或地的持续电流 ±100 mA。热与布局SC70-5 的 θJA 高达 376 ℃/W结温上限 150 ℃。按最坏 125 ℃ 环温估算允许功耗仅约 (150 − 125) / 376 ≈ 66 mW——对逻辑转换绰绰有余但若用它长时间驱动重容性负载前面算过的 8 mW 量级加上 24 mA 直流灌电流的压降功耗仍需核对。布局上按手册建议电源加旁路电容、走线尽量短、在信号路径预留负载电容或上拉电阻的焊盘以便调整边沿。五、典型应用与选型依据时钟与同步信号的跨域分发主时钟从 1.8 V 的时钟缓冲分给多路 3.3 V 器件方向恒定、频率较高正是单向器件的主场延迟可按 23 ns1.8 V 侧输出或 15 ns3.3 V 侧输出直接核算。复位与使能线的电平抬升这类信号方向永远从主控指向外设用 ASC1T34S 可以省掉方向控制 IO且上电即通。主站到从站的下行遥测通道星载与工业现场里广播式下行链路天然单向。选型判断需要反向传输、或同一根线要分时双向——必须选带 DIR 的双向器件只要方向固定ASC1T34S 在引脚数、控制开销与时序确定性上全面占优。六、手册事实与设计建议对照手册事实基于数据手册设计建议工程实践方向固定 A → B无 DIR 控制脚手册事实只用于方向恒定的信号一旦后期需求变为双向必须换型号而不是飞线补救3 V 电源下驱动 ±24 mA24 mA 时 VOL ≤ 0.55 V手册事实按 24 mA 反推可驱动的容性负载重载边沿会被限流拉长高速链路应减小负载或接受更缓边沿延迟随输出侧电源电压变化3.3 V→1.8 V 最大 23.2 ns手册事实时序预算要按实际 VCCB 取值查表不能一律按 3.3 V 的 15 ns 计算输入转换速率 ≤ 10 ns/V3.3 V手册事实开漏上拉等缓变信号需先整形必要时选用带施密特输入的器件联合静态电流 ≤ 4 µACpdB 21 pF 3.3 V手册事实低速常驻通道功耗可忽略高频通道按 Cpd × V² × f 估算两者量级相差百倍以上IOFF ±2 µA任一 VCC GND 时两端口高阻手册事实可用于分区上下电与热插拔仍需核对断电侧信号线上是否残留电压超出 VCCB 0.5 VθJA 376 ℃/W手册事实小封装散热余量小驱动重负载时核算结温PCB 上尽量用大面积铺铜帮助散热七、总结ASC1T34S 的价值不在参数有多亮眼而在它把单向这件事做成了可核算的确定性延时只有电源组合这一个变量、控制开销为零、故障模式只有一种。设计时盯住四件事就够了——未用输入是否接了确定电平、前级边沿是否满足转换速率、负载是否超出 24 mA 能推动的范围、以及小封装的结温是否留了余量。抗辐照与可靠性手册事实ASC1T34S 属商业航天级产品总电离剂量 TID ≥ 100 krad(Si)单粒子翻转 SEU ≥ 37 MeV·cm²/mg或 10⁻⁵ 次/器件·天单粒子闩锁 SEL ≥ 37 MeV·cm²/mg工作温度范围 −55 ℃ ~ 125 ℃。作为国产自主可控器件其晶圆制造与封测均可在境内完成契合商业航天、核电等关键领域对供应安全的要求。
