刚开始做CPOCo-Packaged Optics共封装光学链路测试的时候我被偏振问题坑得不轻。尤其是带ELS外部激光源的方案激光器不放在光引擎旁边而是通过光纤把光送进芯片光纤稍微动一下、温度变一点入射到硅光芯片的偏振态就飘了。而硅光调制器绝大多数是偏振相关的只对TE模友好。那时候我就在想能不能做一个放在ELS和光引擎之间的小模块把任意输入偏振自动收拾成稳定的TE偏振而且损耗必须压到极低、体积必须小到能塞进封装里。这就是这篇文章要聊的“超低损耗紧凑型SiP偏振补偿器”项目。下面把整个设计思路、踩坑过程和测试结果摊开讲希望对做CPO、硅光集成或者光模块的朋友有点用。1. 这个模块到底在解决什么问题1.1 CPO链路里ELS带来的偏振困局先把这个问题的源头说清楚。CPO把交换芯片和光学引擎封在同一个基板上缩短了电信号从芯片到光模块的距离功耗和延迟都能降下来。但光源怎么放是个大问题。激光器本身怕热直接共封装在交换芯片旁边高温会让波长漂移、寿命打折所以业界更愿意采用ELS方案激光器做成一个独立模块放在交换机面板可插拔位置或者板边通过单模光纤把连续光送进CPO封装内部的光学引擎。这个方案结构上干净利落却引入了一个非常麻烦的工程问题光纤里的偏振态不受控。单模光纤在理想情况下能保持偏振但实际封装里光纤会被弯折、压住、胶水固定应力分布随时在变温度变化也会改变双折射。结果就是进入硅光芯片的光偏振态可能在庞加莱球上到处乱跑。麻烦的是硅光调制器、探测器这些核心器件基本都设计成TE模式工作。偏振不匹配的时候调制器的消光比会掉插入损耗会涨眼图张开度变差严重时误码率直接爆表。我见过不少团队用最笨的办法解决靠手工扰动光纤跳线在示波器上看眼图调到最好状态后用胶水把跳线粘死。这种方法做demo没问题量产就是灾难因为每一根光纤、每一次装配、每一个温度循环都会改变偏振。还有一种思路是在封装里加传统的保偏光纤和偏振控制器但保偏光纤的对轴精度要求很高偏振控制器体积又大还不一定能适应封装内部的狭小空间。所以行业里需要的是一个能集成在硅光平台上、体积足够小、损耗足够低的偏振管理器件。这就是这个项目的出发点。1.2 为什么“超低损耗”和“紧凑”是硬指标“超低损耗”这四个字不是营销话术而是CPO场景下的硬性要求。原因很简单光链路里的每一个dB损耗最后都要靠激光器功率补回来。激光器功率加大功耗和发热就上来了而CPO的初衷恰恰是降低功耗如果偏振补偿器吃掉1.5dB激光器可能要多出约40%的功耗散热成本和系统可靠性都要被拖累。举个例子假设ELS输出是16dBm光纤连接和耦合损耗约1.5dB硅光波导传输损耗约0.5dB如果偏振补偿器再吃掉1dB以上进入调制器的光功率可能不到13dBm。对于需要高线性度、高消光比的调制器来说这个功率余量会非常紧张。所以项目给偏振补偿器定的目标很直接插入损耗尽量低于0.8dB偏振相关损耗低于0.15dB不能因为加了这个器件反而让链路预算出了新的大窟窿。“紧凑”就更好理解了。CPO封装里光学引擎区域寸土寸金交换芯片占了基板中央光引擎贴着芯片边缘排布留给偏振补偿器的面积非常有限。如果用分立光学器件来做比如空间波片加透镜组先不说损耗光是对准和固定都够喝一壶的。所以必须走集成方案把这个功能做进硅光芯片里面积控制在几个平方毫米以内最好还能和同一块芯片上的其他光学功能单片集成。1.3 项目目标和设计边界项目启动的时候我们给自己定了一个可以量化的目标参数目标值工作波长1530nm ~ 1565nmC band输入偏振态任意偏振态覆盖整个庞加莱球插入损耗≤ 0.8dB偏振相关损耗PDL≤ 0.15dB输出偏振固定的TE偏振消光比 ≥ 18dB芯片尺寸≤ 5mm × 5mm含电极焊盘工作温度0℃ ~ 70℃偏振响应速度闭环调节带宽 ≥ 1kHz设计边界也提前划清楚不做有源增益补偿不做偏振分集那种两路同时接收的方案因为偏振分集理论上就有3dB的合束损耗和“超低损耗”的目标背道而驰。我们要做的是把进入芯片的任意偏振“拧”成同一个TE偏振尽量把所有光功率都保留下来。2. 方案选型与设计拆解2.1 主流的偏振管理手段对比立项之前我先把手头能想到的偏振管理方案列了一遍逐个对比优缺点。可调光纤偏振控制器市面上有利用挤压光纤或者磁光效应做的偏振控制器性能不错闭环之后能把任意偏振转换成目标偏振。但体积跟一个小盒子差不多响应速度和精度好的型号价格不低而且作为外部独立器件还得再走一次光纤耦合损耗很难塞进CPO封装里。空间光学波片组四分之一波片加半波片能实现任意偏振转换也可以做成小型化模组。但问题是它需要准直光路光纤输入输出都得分立耦合损耗和尺寸都不理想而且靠机械旋转波片做动态补偿响应速度很慢寿命也是问题。铌酸锂偏振转换器用Pockels效应做成偏振旋转器响应速度能到GHz量级但铌酸锂和硅光平台的工艺不兼容低成本量产有难度通常需要异质集成成本偏高。硅光集成偏振管理用硅波导上的偏振分束器PBS加偏振旋转器PR来管理偏振结构紧凑、损耗低、能和调制器做在同一个芯片上工艺成熟度也高。对比下来硅光集成方案在我们的场景里优势明显。目标就是做在硅光平台上所以方案选型其实就是平台内部的结构设计问题。从工艺角度看硅光平台是CMOS兼容的晶圆级加工批次一致性好几平方毫米的器件可以做在光学引擎芯片的边缘也可以做成独立的芯片然后和光引擎共同封装。无论哪种方式它在生产效率和成本上都碾压其他方案。2.2 硅光集成方案的结构设计整个偏振补偿器的核心结构我拆成四段来看输入耦合段、偏振分束段、偏振旋转与相位调节段、合束输出段。输入光从光纤耦合进芯片的时候有可能是TE和TM的叠加也可能是相位随机的混合态。第一步是偏振分束用PBS把光分成两个正交偏振分量一个走TE路一个走TM路。PBS可以用2×2 MMI多模干涉耦合器结构实现也可以用亚波长光栅结构的偏振分束器后者分束消光比更高但是设计复杂度也高一些容差需要仔细优化。第二步是偏振旋转。把分出来的TM分量转换成一个TE分量这一步可以借助绝热锥形耦合器通过波导宽度缓慢变化使模式发生绝热转换。设计得当的话TM0能转成TE0理论转换损耗可以做得非常低同时不会把TE分量耦合走。第三步是相位调节。两路TE分量到合束点之前光程不完全一致而且输入偏振态的相位信息不同直接合束会产生干涉相消。所以在这两路里至少一路放入热光移相器通过加热波导改变局部折射率调整两路之间的相对相位让它们在合束输出端保持同相叠加。第四步是合束。相位对齐之后两路光在合束MMI或者定向耦合器里重新合成一路输出就是干净的TE偏振。为了做闭环控制在输出端分出很小一部分光比如5%送到单片集成的光电探测器监控光功率或者偏振消光比然后反馈给控制电路调节移相器。这个结构和经典偏振分集方案的区别在于偏振分集是两路分别接收、各自进调制器天然损失至少3dB我们这个方案是两路先做相位对齐再合束理论上能实现接近无源结构损耗的“超低损耗”补偿。当然代价是它需要一个反馈控制环不能完全无源工作。但好在热光移相器的响应速度在几十微秒量级配合低速监控PD就足以跟上实际封装环境里比较慢的偏振漂移了。2.3 损耗预算怎么算出来的设计之初我们拍了一个损耗预算表每个模块分配损耗指标然后逐项去挤水分。模块损耗预算dB说明光纤到芯片耦合0.4 ~ 0.7使用锥形模斑转换器SSC按半间距3μm设计偏振分束器PBS0.2 ~ 0.32×2 MMI型PBS优化分束比偏振旋转器PR0.2 ~ 0.4绝热锥形模式转换注意工艺容差热光移相器0.1 ~ 0.2尽量短波导降低加热区损耗合束MMI0.1 ~ 0.3与PBS对称设计波导传输与弯曲0.1 ~ 0.2使用低损耗矩形波导监控tap可不计入取1%~5%极小分光把这些加起来最坏情况大概1.7dB这对我们来说还是偏高。实际优化之后的目标是把单项损耗压到接近理论极限尤其PBS和PR是花费时间最多的两个部分。设计上重复迭代了五六版最后常温下测试的典型插入损耗在0.7dB左右最好的样片能到0.5dB基本满足“超低损耗”的定位。链路预算方面我也实际算过一笔账。ELS输出16dBm经过连接器/熔接损耗0.5dB光纤到芯片耦合0.6dB偏振补偿器0.7dB波导传输0.4dB最后到调制器输入还能有13.8dBm左右。如果不装偏振补偿器虽然链路少掉0.7dB但偏振失配可能导致调制器有效损耗波动好几个dB那个损失才是无底洞。3. 实现细节与实操记录3.1 仿真设计要点偏振相关的硅光器件仿真比普通波导器件麻烦因为它需要同时看两个偏振态的行为。我们团队主要用了FDTD时域有限差分仿真来做PBS和PR部分的精细设计再用BPM光束传播法做大尺度结构的验证。FDTD的网格精度对结果影响很大尤其是亚波长尺寸的细节。我们一般把核心区域网格精度设到10nm以内靠近锥形尖端的地方还要加密。仿真时间因此变得很长一个结构扫一次参数可能要跑十几个小时。所以我的习惯是先用二维近似快速扫描参数空间锁定一个小区间后再上三维精确仿真否则迭代效率太低了。PBS的设计要同时关注分束消光比和带宽。我们在1550nm中心波长上把消光比做到了20dB以上而且正负15nm范围内都能保持在18dB以上。这里有个坑MMI型PBS的分束行为对输入位置很敏感如果前面波导和MMI的接头有对版误差分束比就偏了。所以连接处一定要加绝热渐变结构让模式过渡足够平缓。偏振旋转器反而是更考验人的地方。绝热锥形设计的关键是波导宽度从窄到宽的变化速率不能太快否则会发生模式耦合而不是绝热转换。但波导做太长又占面积。我们最后用了多段锥形拼接的方案每段宽度变化率不同既保证了转换效率又把长度控制在200μm以内。转换效率的仿真值做到了99.5%以上相当于损耗0.02dB。3.2 版图与工艺注意事项设计做完之后版图布局同样有不少坑。首先是波导之间的串扰问题。偏振补偿器周边的波导密度不能太高否则TM模或泄漏模式会串进附近的光路。我们规定同层波导间距不小于3μm交叉波导一律走多层结构并且用双层波导过渡减少辐射损耗。热光移相器是版图里比较占地方的部分。硅的热光系数不算差但要实现2π相移加热区的长度动辄几百微米。我们在布局上把移相器做成折叠蛇形尽量缩短纵向尺寸。同时要注意加热器和波导之间的介质隔离避免过高的金属吸收损耗。加热电阻用了氮化钛方块电阻稳定实测热光效率约20mW/π100mW以内能覆盖2π以上相位调节范围。PBS、PR、MMI这些结构对刻蚀深度特别敏感。硅光工艺的刻蚀深度会有一定波动比如220nm硅波导层刻蚀深度偏差5nm就可能让MMI的成像位置偏掉分束消光比下降。所以我们专门留了测试结构在同一晶圆的不同位置放完全相同但尺寸微调过的器件通过晶圆级测试找出最优的补偿尺寸再用统计值去做后续优化。版图上我还做了一件很重要的事加宽了输入输出波导末端的模斑转换器区域。因为偏振补偿器如果作为独立芯片它和外部光纤阵列耦合时模斑和角度失配直接决定耦合损耗。我们用的SSC是氮化硅辅助锥形结构把模斑尺寸从硅波导的约0.5μm逐步扩大到3μm光纤耦合损耗在实验室贴装条件下能做到单端0.5dB左右。3.3 与ELS耦合封装的对准要点这个项目里器件本身只是半成品真正容易翻车的是把偏振补偿器装进CPO封装和ELS光纤阵列对准。耦合对准的时候第一步要保证光纤阵列端面和芯片端面尽量平行。光纤阵列本身如果是FAFiber Array里面每根光纤的纤芯位置有一致性误差我们用带快慢轴标记的保偏FA会比普通单模FA更可控。但要注意保偏FA引出的是线偏振光可我们已经不知道入射光的偏振是什么了所以测试时需要故意在光源后串一个可调偏振控制器把偏振态扫遍整个庞加莱球来判断补偿器是不是真的对所有偏振都有效。对准过程中最烦的是胶水固化应力。我们最初用紫外固化胶把FA和芯片粘在一起固化之后耦合损耗莫名其妙多了0.3dB。排查后发现是固化收缩导致芯片和FA之间产生了微小位移模斑错位了。后来换成低收缩率的胶水并且固化时用一个机械夹具持续施加轻压保证胶水固化过程中两端不跑偏。这一条经验后来也写进了我们的工艺规范。散热和热隔离也要重视。热光移相器工作时会发热如果附近的耦合区也升温硅波导折射率变化会让耦合效率发生漂移。我们在版图上留了隔离槽在移相器外围刻出几微米深的浅槽把热量限制在局部区域。实际测下来移相器功耗从0调整到100mW耦合区温度变化控制在2℃以内耦合损耗波动小于0.1dB。4. 测试结果与问题排查4.1 测试台架怎么搭偏振补偿器的测试台架最核心的是要能产生“任意偏振态”的可控输入。我用的方案是可调激光器 - 线偏振器固定光纤盘绕式偏振控制器也可以- 电动偏振控制器 - 待测器件 - 光功率计另外再用一个偏振分析仪在输入端定期标定实际偏振态。电动偏振控制器是关键设备它能通过挤压光纤的方式在庞加莱球上快速生成各种偏振态。测试PDL的时候我会在输入偏振覆盖足够多点的条件下记录输出功率用最大和最小输出功率的差异算PDL。如果用手动偏振控制器效率低到让人崩溃而且手动转光纤的角度很难精确重复。监控PD的闭环测试要复杂一些。我们把偏振控制器设置成缓慢周期变化的模式模拟封装内光纤的偏振漂移然后观察补偿器输出的光功率和偏振消光比是否保持稳定。测试结果里有一个重要指标叫“偏振跟踪保持时间”意思是在扰动情况下输出偏振掉出规格之前能维持多久。我们实测在0.5Hz的正弦偏振扰动下输出消光比始终保持在18dB以上控制环路的稳态误差基本控制在0.3dB以内。光功率计精度也会直接影响PDL读数。我们用了两个检波器同时监控输入和输出光功率用比率计算损耗这样把激光器本身的功率波动从结果里扣除。测试时等激光器预热稳定半小时再开始记录数据否则波长和功率都在缓慢漂移数据根本没法看。4.2 常见问题与解决实录整个项目过程中我记了不少故障排查笔记挑几个最典型的列出来。问题现象可能原因解决办法插入损耗比仿真值高0.5dB以上模斑转换器与光纤模斑失配用光束质量分析仪检查输出模斑调整SSC的锥形长度和光栅尺寸PDL超标达到0.3dBPBS分束比偏差或移相器两路不对称排查MMI版图尺寸加测晶圆内不同位置样品做尺寸补偿合束输出功率随温度周期波动两路波导热光系数不一致相位漂移改进反馈控制算法提高监控PD采样率加入温度前馈胶水固化后耦合损耗变差胶水收缩应力把FA和芯片错位换低收缩率胶水固化时施加轻压夹具输出偏振消光比只有10dBPR转换不完全或合束相位没对齐先检查PR段长度再检查移相器控制电压是否校准闭环控制出现振荡反馈环路带宽过高或监控PD噪声大降低控制带宽在反馈回路里加一阶低通滤波这里特别想提一下热光移相器闭环控制的坑。刚开始我图省事直接把监控PD的电压当作反馈信号去PID控制移相器结果在高增益的时候输出功率出现明显振荡。分析下来是因为PD信号本身包含光源波动和模间干涉噪声这些高频噪声被反馈环放大反而把移相器推得不稳定。后来在反馈路径上加了一个几十赫兹的低通滤波器只让控制环响应真实的偏振漂移振荡问题就消失了。偏振消光比不够的问题也有一次排查了很久。最后发现芯片里有一段波导弯曲半径用了900μm虽然满足PDK规则但在这个位置正好和另一路波导形成了弱耦合导致泄露了一小部分TM模拉了消光比的后腿。把这段波导拉开间距从3μm加到6μm之后消光比立刻提升了3dB。版图设计时只看单个器件是不是对不看整体布局的耦合风险早晚要交学费。4.3 几条经验心得整个项目做下来有几条经验我觉得比具体设计参数更有价值。第一偏振管理器件一定要放到系统级场景里去验证不能只看单器件指标。单测PBS消光比很高不代表整个补偿器闭环就好。偏振漂移是个动态过程必须在接近实际封装环境有胶水、有温循、有震动的台架上去调反馈参数。我们后来专门做了一套模拟封装内光纤扰动的小装置效果比裸芯片测试可靠得多。第二损耗优化要抠细节但更要避免“木桶效应”。器件做得再好如果两边和光纤的耦合损耗高整体性能照样不行。我们后期把大量时间花在模斑转换器和光纤耦合工艺上就是因为链路总损耗的大头已经从器件内部转移到了输入输出耦合。0.1dB的耦合损耗提升比器件内部扣0.1dB容易多了。第三反馈控制环路不要做得太智能越简单的方案量产越稳定。我们最初尝试过用DSP做自适应偏振跟踪功能确实强但算法参数多、标定复杂换一个芯片就要重新整定。后来换成模拟PID环路加低通滤波可靠性反而高很多也更容易在生产线上做批量标定。CPO这种场景中偏振漂移本身是缓变过程不需要GHz级别的响应简单可靠才是第一位的。第四光源本身会带来“假故障”。好几次测试发现输出功率波动异常查了一圈最后发现是ELS模块的温控不稳定导致波长在1550nm附近小范围抖动而PBS和MMI对波长又比较敏感。后来测试时我们都习惯先看光谱仪确认波长稳定再下结论。这个细节看着不起眼但能省下大量排查时间。如果后续要做进一步的扩展我建议把偏振补偿器和调制器的驱动电路做在同一个封装里用数字接口直接上报监控PD的功率信息让系统能实时掌握偏振状态。另外如果工艺允许把PBS和PR换成基于氮化硅辅助结构的版本温度漂移特性会更好性能和量产余量都能再上一个台阶。不过这些是下一步的事了先把当前版本在产线上跑稳才是这个项目最重要的目标。
