1. 为什么CLLC拓扑值得花时间啃下来做电力电子的人绕不开谐振变换器这个坎。LLC玩得溜的人不少但一提到CLLC很多人第一反应是参数太多、不知道从哪下手。我刚开始接触CLLC的时候也一样对着七八个变量发懵——励磁电感、谐振电感、谐振电容、变压器匝比、死区时间、开关频率范围每个都在互相拉扯。后来做多了才发现CLLC本质上就是LLC的双向版本正向工作时跟LLC几乎一样反向工作时利用对称的谐振网络实现能量回传。它的核心价值在于双向能量流动和宽电压增益范围特别适合车载充电机、储能变流器、直流微网这类需要能量双向传输的场景。这篇文章我打算把CLLC从基波分析法FHA到参数优化的完整设计流程拆开讲一遍。不是那种列公式然后给结果的论文式写法而是按照我实际做项目的顺序来——先搞清楚基波分析怎么用再确定参数设计的大致范围然后用MATLAB扫参数、画增益曲线最后用仿真验证。文末我会附上自己写的MATLAB仿真文件结构说明你可以直接拿去改参数用。适合谁看如果你已经做过LLC或者至少了解谐振变换器的基本工作原理这篇文章能帮你把CLLC的设计流程串起来。如果你完全没接触过谐振变换器建议先补一下LLC的基础不然基波分析那部分会有点吃力。注意本文所有参数和仿真结果基于我自己的设计案例输入400V输出48V额定功率3.3kW你的实际项目参数不同结论需要重新推导但方法论是通用的。2. 基波分析法到底怎么用在CLLC上2.1 基波分析法的核心逻辑基波分析法First Harmonic ApproximationFHA这个东西说白了就是只考虑电压和电流的基波分量忽略高次谐波。为什么可以这么干因为谐振网络的选频特性——在谐振频率附近谐振腔对基波呈现低阻抗对高次谐波呈现高阻抗所以高次谐波电流很小对功率传输的贡献可以忽略。这个假设在谐振频率附近是成立的但偏离谐振频率较远时误差会变大。我实测过在增益曲线两端增益很高或很低的时候FHA算出来的结果和仿真能差15%以上。所以FHA的作用是给你一个初始设计方向不是最终答案。最终参数一定要用仿真或者实验来修正。CLLC的FHA等效电路跟LLC很像区别在于CLLC有两个谐振电容原边和副边各一个反向工作时副边电容参与谐振。正向工作时副边谐振电容被折算到原边等效谐振电容是原边电容和折算后副边电容的串联。这个细节很多人容易忽略导致反向增益算错。2.2 CLLC的FHA等效电路推导先把CLLC的拓扑结构在脑子里过一遍原边全桥或半桥谐振电感Lr1谐振电容Cr1变压器励磁电感Lm副边谐振电容Cr2谐振电感Lr2副边全桥或同步整流。正向工作时能量从原边传到副边副边谐振电容Cr2和谐振电感Lr2也参与谐振。用FHA推导增益时关键步骤是把副边阻抗折算到原边折算系数是n²n是变压器匝比把开关网络输出的方波电压用基波近似幅值为(2/π)×Vin把整流网络输入的电流用基波近似等效负载电阻Rac (8/π²)×(n²×Vo²/Po)这里有个容易踩的坑CLLC正向工作时等效谐振电容是Cr1和折算后的Cr2串联。折算后的Cr2 Cr2/n²所以等效谐振电容Ceq (Cr1×Cr2)/(Cr1Cr2)。如果你直接拿Cr1当谐振电容算增益曲线会偏。我一般会定义几个归一化参数来简化分析电感比 k Lm/Lr1Lr1是原边谐振电感品质因数 Q √(Lr1/Ceq)/Rac归一化频率 fn fsw/frfr是谐振频率fr 1/(2π√(Lr1×Ceq))有了这三个参数增益公式可以写成M 1/√[(1 k(1 - 1/fn²))² Q²(fn - 1/fn)²]这个公式跟LLC的增益公式形式一样但Ceq的含义不同。反向工作时把原边和副边的角色对调重新算一遍就行。2.3 基波分析的局限性和修正方法前面说了FHA在偏离谐振频率较远时误差大。具体来说当fn小于0.5或者大于2的时候FHA算出来的增益跟实际能差20%以上。原因很简单——这时候谐振腔对高次谐波的阻抗没那么大了高次谐波电流占比升高FHA的假设不成立。修正方法有几个时域仿真修正用MATLAB/Simulink搭一个详细模型扫频得到实际增益曲线跟FHA曲线对比在偏差大的地方手动修正参数。考虑死区时间的影响死区时间会导致电压波形畸变等效基波幅值会略低于理论值。我一般会在FHA结果上乘一个0.95~0.98的修正系数。考虑寄生参数变压器漏感、绕组电阻、开关管导通电阻都会影响实际增益。漏感可以直接并入谐振电感电阻的影响在轻载时比较明显。我自己的做法是FHA算初始参数Simulink扫频修正最后实验验证。三步走下来增益误差能控制在5%以内。3. 参数设计从需求反推谐振腔参数3.1 设计指标怎么转化成参数约束拿到一个CLLC设计需求第一步不是急着算参数而是把需求翻译成对增益范围、频率范围、效率的要求。以我手头这个案例为例设计指标数值对参数的影响输入电压400V±10%决定最大最小增益需求输出电压48V决定变压器匝比额定功率3.3kW决定电流应力和谐振腔阻抗开关频率范围80kHz~200kHz决定谐振频率的选择目标效率96%决定Q值和电感比的取舍从输入电压范围可以算出增益范围Vin_min360V时需要最大增益Vin_max440V时需要最小增益。假设额定工作点在谐振频率附近增益为1那么最大增益Mmax≈400/360≈1.11最小增益Mmin≈400/440≈0.91。这个增益范围不算宽说明谐振腔参数的选择余地比较大。如果输入范围更宽比如±20%就需要更大的电感比k或者更小的Q值来拓宽增益范围。3.2 变压器匝比和谐振频率的确定变压器匝比n Vin_nom/Vo 400/48 ≈ 8.33。实际取整为8或8.5我一般取8因为匝比取整后增益曲线会稍微偏移但影响不大。谐振频率fr的选择要考虑几个因素开关频率范围fr最好设在开关频率范围的中点偏下这样正反向调节都有余量。我的开关频率范围是80k~200k中点约140k所以fr取100k~120k比较合适。磁性元件体积fr越高谐振电感和变压器的体积越小但开关损耗和磁芯损耗会增加。效率最优我实测下来fr在100k左右时谐振腔的环流损耗和开关损耗比较平衡。最终我取fr100kHz。这个频率下谐振电感Lr1和等效谐振电容Ceq的乘积为Lr1×Ceq 1/(2π×100k)² ≈ 2.53×10⁻¹²3.3 电感比k和品质因数Q的取舍k Lm/Lr1这个参数决定了增益曲线的尖锐程度。k越大增益曲线越平缓最大增益越小k越小增益曲线越尖锐最大增益越大但励磁电流也越大效率会降低。我一般从k4~8开始试。对于这个案例增益范围要求不宽1.11~0.91k取6左右比较合适。k6时最大增益大概能到1.2左右留了足够的余量。Q值决定了负载变化时增益曲线的移动范围。Q越大满载和轻载的增益差异越大。Q的表达式是Q √(Lr1/Ceq)/RacRac (8/π²)×(n²×Vo²/Po) (8/π²)×(64×48²/3300) ≈ 36.4Ω如果取Q0.4满载时那么√(Lr1/Ceq) Q×Rac 14.56Ω。结合Lr1×Ceq 2.53×10⁻¹²可以解出Lr1 14.56×√(2.53×10⁻¹²) ≈ 23.2μHCeq 2.53×10⁻¹²/23.2×10⁻⁶ ≈ 109nF然后Lm k×Lr1 6×23.2 ≈ 139μH。这里有个经验Q值不要取太大否则轻载时增益会掉得很厉害。我一般让满载Q在0.3~0.5之间轻载Q10%负载在3~5之间。如果轻载Q太大增益曲线会严重偏离导致轻载时输出电压不稳。3.4 谐振电容的分配和反向参数对称性CLLC跟LLC最大的区别就是副边也有谐振电容。正向工作时等效谐振电容Ceq (Cr1×Cr2)/(Cr1Cr2)其中Cr2 Cr2/n²。反向工作时等效谐振电容Ceq_rev (Cr2×Cr1)/(Cr2Cr1)其中Cr1 Cr1×n²。为了让正反向增益曲线尽量对称一般让Cr1和Cr2相等这样Ceq Cr1/2。也就是说Cr1 2×Ceq 218nFCr2 218nFCr2 Cr2×n² 218n×64 ≈ 13.95μF。副边谐振电容这么大实际实现时需要用多个电容并联。我一般用薄膜电容因为陶瓷电容的直流偏压特性会导致容值大幅下降。反向谐振电感Lr2的取值也要跟Lr1对称。理论上Lr2 Lr1/n² 23.2μ/64 ≈ 0.36μH。这个值很小实际实现时可以用变压器的漏感来代替不需要额外加电感。实操心得副边谐振电容的容值很大ESR和ESL会影响高频特性。我建议用多个小容值薄膜电容并联比如用10个1.5μF的并联成15μF这样ESR能降到原来的1/10。4. MATLAB仿真从扫频到闭环验证4.1 仿真文件结构说明我自己的MATLAB仿真文件分三个部分FHA计算脚本cllc_fha.m输入设计指标输出增益曲线和初始参数。Simulink模型cllc_model.slx详细时域仿真包含开关管、变压器、谐振腔、整流桥和负载。参数扫描脚本cllc_sweep.m批量修改k、Q、fr自动跑仿真并记录效率、增益、电流应力。FHA脚本的核心代码大概长这样% CLLC FHA 增益计算 Vin 400; Vo 48; Po 3300; n 8; fr 100e3; Lr1 23.2e-6; Lm 139e-6; Cr1 218e-9; Cr2 13.95e-6; Ceq (Cr1 * (Cr2/n^2)) / (Cr1 Cr2/n^2); Rac (8/pi^2) * (n^2 * Vo^2 / Po); Q sqrt(Lr1/Ceq) / Rac; k Lm / Lr1; fn logspace(-1, 1, 1000); M 1 ./ sqrt((1 k*(1 - 1./fn.^2)).^2 Q^2*(fn - 1./fn).^2); semilogx(fn, M); grid on; xlabel(归一化频率 fn); ylabel(增益 M);这段代码跑出来的增益曲线在fn1时增益为1fn1时增益上升fn1时增益下降。最大增益出现在fn略小于1的位置具体值取决于k和Q。4.2 Simulink模型搭建要点Simulink模型我一般用理想开关加死区时间变压器用线性变压器模型加漏感。谐振腔用LCR串联负载用恒功率负载或者恒阻负载。几个关键设置开关频率用Pulse Generator或者PWM Generator死区时间设200ns。求解器用ode23tb或者ode15s步长设1e-8保证开关瞬态能算准。仿真时间至少跑10个开关周期让系统进入稳态我一般跑5ms。跑完仿真后用FFT分析谐振腔电流的谐波含量验证FHA的假设是否成立。如果三次谐波占比超过10%说明FHA误差会比较大需要修正参数。4.3 参数扫描和优化参数扫描的目的是找到一组参数让正反向增益曲线都满足要求同时效率最优。我一般扫这几个维度扫描参数范围步长观察指标k3~100.5最大增益、励磁电流Q0.2~0.60.05轻载增益、满载效率fr80k~150k10k磁性元件体积、开关损耗死区时间100n~500n50n效率、EMI扫描结果用散点图或者热力图展示找出Pareto最优解。我自己的经验是k5~7Q0.35~0.45fr100k~120k这个区间比较容易出好结果。优化工具箱Optimization Toolbox也可以用但我一般手动扫因为参数空间不大手动扫更直观而且能发现一些非线性的规律。4.4 闭环控制仿真开环仿真验证了谐振腔参数后还要加闭环控制验证动态响应。CLLC一般用变频控制PFM输出电压反馈调节开关频率。闭环仿真要注意PI参数整定先用小信号模型算初始值再在仿真里微调。我一般让穿越频率在开关频率的1/10~1/20。软启动启动时频率从高频往低频扫避免冲击电流。负载突变突加突卸负载看输出电压的超调和恢复时间。我实测下来变频控制的动态响应比移相控制快但频率范围宽磁性元件设计要留余量。5. 常见问题与排查技巧实录5.1 增益曲线不达标怎么办问题FHA算出来的最大增益不够比如需要1.2但只能到1.1。排查思路检查k是不是太大了。k越大最大增益越小把k从8降到5试试。检查Q是不是太大了。Q越大最大增益越小把满载Q从0.5降到0.35试试。检查等效谐振电容算对了没。CLLC正向工作时Ceq是Cr1和Cr2的串联不是Cr1。如果还不行说明FHA的假设不成立了需要用时域仿真修正。我的经验增益不够的时候优先降k因为降k对效率的影响比降Q小。降Q会增加谐振腔环流效率掉得快。5.2 轻载时输出电压飘高问题满载时输出电压稳在48V10%负载时飘到52V。原因轻载时Q值变大增益曲线右移同样的开关频率下增益变大了。解决方法减小k让增益曲线更平缓轻载和满载的增益差异变小。增加死区时间让等效占空比降低增益下降。如果还不行加一个假负载让轻载时也有足够的阻尼。我一般用第一种方法因为不影响效率。假负载虽然简单但会降低轻载效率。5.3 反向工作时增益不对称问题正向增益曲线正常反向增益曲线跟正向差很多。原因Cr1和Cr2不相等导致正反向等效谐振电容不同。解决方法让Cr1 Cr2 2×Ceq。如果变压器匝比不是整数Cr2会有偏差需要微调Cr2的实际容值。我一般会在副边用可调电容或者多个电容并联方便调试时微调。5.4 谐振电流波形畸变问题谐振电流不是正弦波有明显的尖峰或者平顶。原因死区时间太长导致谐振腔电压波形畸变。谐振频率跟开关频率偏差太大谐振腔工作在非谐振状态。变压器漏感太大跟谐振电感不匹配。排查方法用示波器看谐振腔电压和电流波形如果电压波形是方波但电流波形畸变说明谐振腔参数不对。如果电压波形本身就畸变说明死区时间或者开关管驱动有问题。5.5 常见问题速查表现象可能原因排查方法解决措施最大增益不够k或Q太大检查k和Q的计算值降k或降Q轻载电压飘高轻载Q太大测轻载增益曲线降k或加假负载反向增益不对称Cr1≠Cr2检查电容容值调整Cr2谐振电流畸变死区太长或漏感太大看波形调死区或换变压器效率低环流大或开关损耗大测谐振腔电流和开关管温升调k和Q换开关管启动冲击大没有软启动看启动电流波形加软启动电路避坑技巧调试CLLC的时候先用低压小功率跑通再上高压大功率。我见过有人直接上400V结果一个参数不对就炸管了。低压调试的时候把输入降到50V输出降到6V所有波形都能看清楚安全又高效。6. 从仿真到样机的几个关键细节仿真跑通了不代表样机能工作中间还有几个坑要填。第一个坑是谐振电感的实际感值。我绕了一个23μH的电感用LCR表测出来是22.5μH但装到板上之后因为走线电感和邻近效应实际感值变成了25μH。谐振频率从100k偏到了95k。所以谐振电感一定要留可调余量我一般用磁芯开气隙通过调整气隙来微调感值。第二个坑是副边谐振电容的直流偏压特性。薄膜电容的容值随直流偏压变化很小但陶瓷电容变化很大。我一开始用X7R陶瓷电容15μF的电容在48V偏压下容值掉到了8μF导致反向增益完全不对。后来换成薄膜电容问题解决。第三个坑是死区时间的实际值。驱动芯片标称的死区时间是200ns但实际因为驱动电阻和开关管输入电容的影响实际死区可能到300ns。死区时间变长会导致等效占空比降低增益下降。我一般用示波器测开关管栅极电压的交点确认实际死区时间。第四个坑是变压器的漏感。CLLC的谐振电感可以部分用变压器漏感代替但漏感的一致性很差批量生产时每台变压器的漏感可能差20%。如果漏感占比太大谐振频率的一致性就没法保证。我一般让漏感占总谐振电感的30%以内剩下的用独立电感。第五个坑是轻载效率。CLLC在轻载时如果进入容性模式开关管会硬开关效率急剧下降。我一般会设置一个最小频率限制让开关频率不低于谐振频率的0.8倍避免进入容性模式。如果轻载效率要求高可以加burst模式间歇性地开关。最后说一下MATLAB仿真文件的获取。我自己的仿真文件是开源的包含FHA脚本、Simulink模型和参数扫描脚本。你可以根据自己的设计指标修改参数跑一遍就能得到增益曲线和效率曲线。仿真文件的结构说明我在第4.1节已经写了照着搭就行。如果跑的时候报错大概率是MATLAB版本问题我用的是R2023a低版本可能有些函数不支持。我个人在实际操作中的体会是CLLC的设计流程看起来复杂但核心就是基波分析定方向、仿真扫参定参数、实验调试定细节。三步走下来一般两三轮迭代就能出结果。最怕的是跳过FHA直接试参数那样效率极低而且容易炸管。
