做工业控制器越久越有个体会真正让你在项目交付阶段熬夜排查的往往不是算法写不出来也不是通信调不通而是“数据该放哪儿、怎么放才不会丢、怎么放才能扛住现场各种掉电、干扰、重启”。尤其是一套STM32FPGA的控制器系统ARM核负责逻辑、通信、参数管理FPGA负责高速采集、脉冲输出、实时控制两边都要跟存储打交道。手头正好在做的第十二版硬件综合下来最顺手的方案就是分级存储小参数放EEPROM程序配置和关键运行记录放NOR Flash大容量历史数据放SD卡STM32和FPGA各管一头、互为备份。这篇就把这套方案从选型到电路到软件踩过的坑完整捋一遍。1. 为什么要“分级存储”先想清楚数据待在哪儿1.1 三种存储介质的性格差异很多人选存储芯片时只盯着容量和价格结果把EEPROM当成小号Flash用或者把NOR Flash当成掉电不丢的RAM用最后业务逻辑全被存储特性拖垮。实际上EEPROM、NOR Flash、SD卡这三样东西性格差得非常远。EEPROM最大的特点是按字节读写、擦写寿命高常规型号官方标称100万次擦写实际测试能做到几十万次稳稳的。缺点是容量小常见就几K到几十K字节而且存取速度慢I2C接口下写入一个字节要看ACK时序一页一页地写也快不到哪去。NOR Flash优点是容量比EEPROM大几个数量级从几百K到几十M都有随机读速度很快很多芯片支持XIP也就是可以在Flash里直接执行代码这个特性对工业控制器的启动引导非常友好。但它的写操作必须先擦后写擦除单位是扇区或者块一个4K扇区的擦除时间通常在几十到几百毫秒写入要按页来而且有擦写次数限制一般在10万次左右。SD卡就不用多说了容量从几十M到几百G做历史数据、波形记录、日志存储最合适但它本质上是NAND Flash加主控最大的问题是“断电可能丢数据”尤其是正在写FAT表或者更新目录项的时候突然掉电轻则文件损坏重则整个分区完蛋。现场条件越恶劣这个问题越要命。1.2 分级存储的划分原则搞清楚性格之后分级原则就呼之欲出了不是“哪个便宜用哪个”而是让每种介质的特性去匹配数据的生命周期。第一类数据是“系统参数”比如PID系数、运行模式、IP地址、校准值、白名单。这类数据的特点是量很小可能几百字节但改得比较频繁而且每改一次都希望它能马上稳稳地存住。这类数据放EEPROM最合适I2C读写逻辑简单掉电不丢擦写寿命扛得住频繁修改。第二类数据是“程序与配置”包括STM32的Bootloader、FPGA的比特流、设备描述文件、版本信息还有运行过程中必须快速读取的索引和关键运行参数快照。这类数据的特点是读取频繁但写入不频繁而且要求启动时能被快速可靠地访问NOR Flash是最合适的选择。特别是FPGA配置很多方案用SPI Flash或者QSPI Flash存放bitstream上电后FPGA自己读或者让STM32帮忙读速度都比SD卡可靠。第三类数据是“运行历史”比如温度曲线、压力波动、告警事件记录、每天的生产统计。这类数据的特点是容量需求大写入频繁但并不需要每次写入都保证“绝对可靠”哪怕最后一条记录丢了只要不破坏整个历史文件都是可以接受的。SD卡或eMMC就是为这种场景设计的。所以分级存储本质上是个“按数据价值和行为习惯分房间”的过程高频小对象住杂物间低频大对象住仓库中间层放最核心的程序和配置。后面所有硬件设计和软件策略都是围着这三层分工转的。2. 方案选型EEPROM/NOR Flash/SD卡怎么分工2.1 EEPROM小参数、高擦写寿命的“便利贴”工业控制器里最典型的EEPROM应用就是存参数块。我常用的是Microchip的AT24C25632KB或者ST的M24C64封装小、I2C接口、到处都能买到。如果参数量更少AT24C04/08也挺够用但要注意容量越小地址寻址模式越不一样I2C从设备地址的bit布局有区别千万别想当然同一个程序你从24C02换到24C256地址发送逻辑就要改。EEPROM读写有个很容易被新手漏掉的点写周期。AT24C系列写入一个字节之后要等5毫秒左右内部擦写完成虽然现在很多芯片带页写模式AT24C256每页64字节但你连续写多字节时跨页边界必须拆分否则会滚回本页起始位置覆盖前面已经写入的数据。这个问题在第5部分细聊。另一个经验是如果控制器里已经有FPGA而且FPGA上正好有空闲IO把EEPROM挂在FPGA上还是挂在STM32上就得想清楚。我的习惯是挂在STM32上因为参数修改逻辑一般在ARM侧用I2C外设直接读写代码简单FPGA侧如果需要读参数我通过内部寄存器接口从STM32转发避免两边抢总线。如果你们产品有冗余备份需求可以用双EEPROM方案把参数块写两份启动时做CRC校验一份坏了用另一份恢复。成本增加不了几块钱但现场维护的麻烦能少一大半。2.2 NOR Flash程序与配置的“教科书”NOR Flash领域最经典的就是Winbond W25Q系列从W25Q16到W25Q256SPI/QSPI接口几乎成了工业板的默认配置。选型时主要看三个参数容量、区块擦除时间、电压范围。W25Q64JV的4K扇区擦除典型值大约是40ms全片擦除要几十秒这个数字直接决定你远程升级固件或者在线更新FPGA bitstream时的耗时必须提前估算好。NOR Flash在方案里承担两个角色。第一个是作为STM32的外部代码存储支持XIP的型号可以直接内存映射代码执行速度和内部Flash接近适合放复杂的协议栈或者字库。不过XIP模式对PCB布线、IO驱动能力要求比较高初学者不建议一上来就搞XIP先用普通SPI读写搬运到RAM再运行更稳妥。第二个角色是作为FPGA配置Flash。FPGA厂商都有自己的配置方式Intel的AS、Altera的AS、Xilinx的SPIx4模式本质上都是让FPGA上电后主动从NOR Flash里读bitstream或者由外部主机STM32把bitstream写到Flash里再触发FPGA加载。这里有个很实在的坑如果用STM32当“烧写器”一定要按照FPGA配置时序要求先擦除、再写、然后读回校验最后再做个“远程更新失败回退”机制否则现场升级一旦中途断电FPGA变砖控制器就瘫了。2.3 SD卡大容量日志与历史数据的“仓库”SD卡看起来简单接入方式无非SDIO和SPI两种但工业现场用的SD卡跟消费级完全不是一回事。我踩过最疼的坑是用了高速Class 10卡结果在控制器里频繁掉线。后来才发现工业环境里振动、温度变化会让卡的接触端瞬间断路数据线脱落导致SDIO控制器进入错误状态。所以硬件上必须注意SD卡座选带弹片锁紧和金属屏蔽罩的SDIO走线尽量短信号线加上拉电阻最好用推挽驱动软件上要定期巡检卡状态发现错误就重试重新初始化。文件系统方面绝大多数人会选择FatFs配合SPI接口或者SDIO接口都行。FatFs在STM32上移植非常成熟网上资料一抓一把。但我提醒一句对于工业控制器千万别直接把日志数据一条条f_write到文件里那样性能极差而且FatFs内部写一字节也要经过文件系统缓冲、扇区对齐、FAT表更新中间一掉电很容易把FAT表搞乱。正确做法是先在内存里攒够一整个扇区甚至几个扇区的数据一次性写入文件并且定期f_sync/f_mount重挂载。还有个大坑是拔卡时机。系统必须设计一个“安全卸载”机制比如收到拔卡信号后先把缓存的数据落盘、更新目录项、然后f_unmount再通知用户“可以拔卡”了。否则直接拔卡前面几笔日志大概率丢失严重时卡里会出现一堆FOUND000文件。2.4 为什么还要FPGA参与存储协同看到这儿你可能会问EEPROM、NOR Flash、SD卡都是STM32能直接操作的FPGA掺和进来干嘛其实方案里的FPGA不是来抢存储业务的而是解决一个很现实的问题高速数据来不及存。工业控制器里比如伺服位置反馈、振动波形采集、脉冲计数这些数据是微秒级甚至纳秒级产生的让STM32用中断一个一个存根本忙不过来。FPGA的作用就是把高速数据先缓存到内部BRAM或者外部DDR里做降采样、抽帧、特征提取攒够一段之后再以较低的数据率交给STM32由STM32决定写入NOR Flash还是SD卡。这就像流水线前面有个人飞快地分拣零件后面才轮到仓储系统慢慢入库。另外一个作用是做存储切换和冗余。如果STM32检测到SD卡故障可以给FPGA发信号让FPGA把接下来要记录的关键数据导入NOR Flash的一个专门分区保住关键指标等SD卡恢复后再切换回去。这样的架构靠任何单一芯片都不好实现。3. 硬件设计实战电路连接与关键信号3.1 STM32与EEPROM的I2C接线先说最简单的EEPROM。STM32的I2C1或I2C2接一颗AT24C256原理图就那么几根线SCL、SDA、VCC、GND。但细节藏在地址引脚上。AT24C256有A0、A1、A2三个引脚用于硬件地址分配。24C256的I2C从机地址是7位其中前4位固定1010后3位由A2/A1/A0决定R/W位占最低位。比如三个引脚都接地地址就是0xA0写/0xA1读如果你的板子上有多个I2C设备可以通过这三个引脚扩展出最多8个同型号芯片。注意24C02和24C256的地址位含义不一样24C02的A0-A2是设备地址的一部分而24C256把A0-A1用作地址扩展容量更大A2是设备地址。很多老工程师都在这上面翻过车。原理图除了线缆之外还要注意加两个上拉电阻典型值4.7kΩ或10kΩ取决于I2C总线速率和电容负载。100kΩ速率可以用4.7kΩ400kΩ速率需要2.2kΩ自己按实际量一下波形就知道了。另外EEPROM写保护引脚WP要接到可控的GPIO上不要直接接高电平或低电平。原因很简单出厂烧录时需要允许写而运行阶段为了防止程序bug意外改写参数最好把WP拉到高电平从硬件层面冻结写操作。这是工业控制器很实用的防呆设计哪怕软件写错也不会乱改参数。3.2 NOR Flash的SPI/QSPI与FPGA的连接NOR Flash选W25Q64JVSSIG或者更高端的W25Q256JV接口上我一般把Flash接在STM32的QSPI外设上STM32F4以上都有这样读速度能上到几十MB/s写4K页也有优势。FPGA如果要访问同一颗Flash就得考虑“总线互斥”问题。我的做法是一个双口设计STM32使用QSPI接口连接Flash同时在FPGA那边再并出一套SPI引脚通过FPGA内部的三态门做访问切换。具体来讲STM32的QSPI信号布线时挑那种可以同时驱动到FPGA的引脚在FPGA内部实现一个访问仲裁模块——当STM32拉低某个IO比如FCS_SEL时FPGA把自己的SPI引脚置为高阻态整个Flash归STM32反之STM32释放总线FPGA接管。这个方案的坑在于信号完整性Flash的时钟线如果同时引到FPGA和STM32上拉驱动不够会导致波形变慢刷新速度上不去。解决办法是QSPI时钟线做串联电阻22欧姆或33欧姆数据线尽量短PCB上走线要等长。我之前调试时挂在160MHz读Flash结果由于分支过长产生反射读回来的数据前30个字节全是错的后来加了个匹配电阻才解决。如果FPGA要单独挂自己的配置Flash那更简单了直接FPGA配置专用引脚连到W25Q128板上电后FPGA自动从Flash加载不用跟STM32共享总线。不过要注意部分FPGA器件对配置Flash型号有严格的兼容性要求最好对照官方列表选别用杂牌Flash不然上电配置失败的几率会很大。3.3 SD卡的SDIO与SPI模式选择、电平匹配SD卡有SDIO和SPI两种工作模式。工业控制器里我倾向于使用SDIO 4bit模式因为传输速度快但接线多了4根数据线加时钟加命令一共6根布线要粗心一点。如果PCB空间紧张或者STM32的SDIO引脚被占用SPI模式也能用速度慢一些但连线少而且SPI模式的读卡顺序跟SDIO不同最好底层驱动分开写别共用一个初始化流程。电平匹配是SD卡最容易忽略的坑。现在STM32很多是3.3V供电而SD卡标准供电也是3.3V看起来没问题但有些大容量SD卡内部主控是1.8V逻辑它对外宣称支持3.3V实际上对上拉电平和波形要求很苛刻。还有一个更常见的问题是卡片插入瞬间的冲击电流卡座如果没加电容会在上电瞬间把3.3V拉低导致STM32复位。建议在卡座电源引脚加100uF钽电容和0.1uF陶瓷电容并且用一个MOS管做软启动开关这样每次插卡不会造成电源塌陷。卡检测Card Detect引脚一定要接上而且要用带中断功能的GPIO。很多产品为了节约引脚不接CD结果软件只能靠轮询初始化来判断卡在不在会导致一旦卡被拔出SDIO控制器可能因为信号突变而进入死锁状态重新初始化都不一定能恢复。用CD引脚检测到拔出事件后立即执行卸载和复位序列这才是工业级做法。3.4 掉电保存与电源监控掉电数据保护是工业控制器存储方案里性价比最高的设计。做法不复杂一个电源监控IC比如TPS3808或MAX809监视5V或3.3V电源当电压跌到阈值以下时它输出一个掉电中断信号通知STM32“我们要断电了赶紧把关键数据写进Flash”。关键是要保证在通知发出到真正断电之间还有足够的毫秒级时间去完成最后的写入。怎么保证电源路径上放一个储能电容容量大小按“掉电后的维持时间关键数据写入时间余量”来算。比如SD卡写一个日志块需要30ms信号发送到隔离还需要5ms那么维持时间至少是40ms。如果系统的功耗是200mA3.3V供电储能电容容量大概为IT/VDrop假设允许电压掉0.3V那就是0.20.04/0.3≈26.7mF也就是说需要30mF左右的电容这是个不小的容量实际可以用好几个电解电容并联。这个掉电保存设计通常只用于“最关键的少量数据”比如当前运行模式、累计运行时间、故障标志。真正的大批量日志在掉电瞬间是来不及全存的。所以分级存储里要把“掉电必须保住的数据”控制在几百字节以内通过NOR Flash的最后扇区以追加模式写每次都写到不同的偏移启动时扫描最后有效记录。这套逻辑虽然简单但非常管用。4. 软件实现读写逻辑与缓存策略4.1 EEPROM读写参数块、校验与原子更新EEPROM驱动看起来很简单但工业产品里不能裸奔。我的做法是把所有参数打包成“参数块”结构体定义好版本号、CRC32校验、各字段一个参数块的尺寸对齐到EEPROM页大小。写的时候先读回旧块把修改后的数据填进去计算新的CRC然后写EEPROM。这里的关键点是要加“双块交替”机制参数区用两个块Block A和Block B每次写入时依次交替写写入前先检查目标块是否有效写入后再做读回校验。如果写一半掉电下次启动时至少有一个块是完整的系统可以自动恢复。用代码表示大概是这样的流程typedef struct { uint32_t magic; // 块标识: 0x5A5A0101 / 0x5A5A0102 uint16_t version; uint16_t crc16; uint8_t data[256]; } ParamBlock; int param_store(ParamBlock *blk) { // 1. 读两块状态选择当前活跃块 // 2. 将新数据填充到非活跃块 // 3. 写EEPROM按页写入处理跨页拆分 // 4. 读回校验CRC // 5. 设置活跃标志 }这里面有个重要经验EEPROM的页写跨页问题。AT24C256页大小64字节你写65字节的数据第64字节会写到本页地址0的位置覆盖第一个字节。所以写EEPROM前必须判断首地址是否跨页跨页就拆分。这个逻辑在驱动层封装好上层调用者完全无感但一定要测试边界写从地址0xF0开始、长度0x20的数据以及从0xF0开始、长度0x30的数据确保没有滚页。CRC校验不要用太弱的算法至少CRC16如果参数块里有敏感数据可以加CRC32。另外每次启动读取参数后要有个“默认值恢复”机制当magic不对或者CRC失败时自动恢复出厂默认参数只报一个参数错误日志不阻塞系统启动。否则一个参数坏了整个控制器起不来现场维护成本极高。4.2 NOR Flash驱动扇区擦除、均衡磨损与掉电恢复NOR Flash驱动编写有几个核心函数读、写、擦除、读状态寄存器。这块驱动写起来比EEPROM复杂但原理并不玄乎重点在于“写之前必须确保目标区域已擦除全0xFF否则写不进去”。所以实用的Flash驱动做三层封装。第一层是最底层的SPI/QSPI读写操作包括命令发送、状态轮询。第二层是逻辑封装flash_write_page(addr, data, len)负责准备数据跨页自动分页flash_erase_sector(addr)负责擦除。第三层是业务层比如“追加运行事件日志”它维护一个写指针指向当前可用地址每次写之前判断剩余空间是否够用不够就擦除下一个扇区。均衡磨损Wear Leveling听起来很深在我们这个方案里可以简化为日志分区循环使用顺序写写到末尾返回开头擦除继续。这样让擦除操作均匀分布到所有扇区而不是一直攻击同一个扇区能有效延长Flash寿命。关键难点是“掉电恢复”。你在擦除扇区的过程中断电这个扇区可能处于“擦除了一半”的非法状态读出来的数据是0xFF和随机数据混合。解决方法是把每个扇区的头部留出一个状态区写一个“扇区状态字”比如当前扇区状态是“有效”擦除前先写“待擦除”擦除完成写回“有效”再更新全局逻辑地址映射表。启动时扫描状态字只要发现“待擦除”的扇区就重新擦除一遍数据不会丢。具体实现可以用一个表存“当前活跃扇区号扇区内部写指针”这个表也放在Flash最前面的固定区域里。表更新时机要谨慎不要在每次写日志都更新而是每写满一个扇区再更新。这样就可以做到意外掉电时最多丢失当前扇区未写完的部分日志整体结构还是完整的。4.3 SD卡FATFS接入扇区缓冲与日志轮转FatFs接入STM32不是新鲜事但工业控制器用FatFs最注意的其实是“写入粒度”。我们前面提到了内存缓冲具体做法定义一个大缓冲区比如4KB收集满4KB后才执行一次f_write并且使用f_expand预分配日志文件大小避免FAT表频繁更新。写入完成后调用f_sync强制写入物理层。这个策略能让SD卡的写入带宽利用率高很多而且对FLASH寿命友好。文件布局上做一个“运行日志”文件集合LOG00001.BIN、LOG00002.BIN……每开始一段新的运行周期就新建一个文件写满MAX_SIZE比如100MB就切换到下一个同时删除最老的文件保证卡内日志占用不超过总容量的90%。这个滚动逻辑很朴素但现场查数据时特别方便用户拷贝单文件就能分析一段周期的数据。关键点是“目录项更新”的时机。很多低端卡在主控里没有缓存但高端卡有写缓存你物理层写完数据FAT表没更新拔出卡后数据就找不到了。所以每次f_write后最好直接f_sync在循环外再考虑合并多次sync。我们在SDIO接口上还专门加了硬件写保护开关当开关处于“只读”位置时物理层直接返回失败这样就算用户误操作也不会破坏卡里的数据。另外SD卡识别失败的问题通常不是驱动代码问题而是上电时序。SD卡初始化时需要至少74个时钟周期而且CMD0、CMD8、ACMD41这些命令之间有延时要求。有些STM32的SDIO外设时钟分频没算好导致初始化状态机跑飞可以试试降低HCLK分频倍数把时钟降到400kHz附近初始化等成功后切到更高的速率。4.4 FPGA侧的存储协同缓存、仲裁与状态上报FPGA在这里的“存储协同”角色可以分三块FIFO缓存、总线仲裁、状态监控。FIFO缓存是最常见的用法。FPGA内部例化一个异步FIFO一边以高速率写入采集数据一边以较低的数据率读出给STM32。这个FIFO深度要根据数据速率、STM32的响应时间、系统buffer大小来算。比如FPGA采集速率为10Msps每次采样16bit数据率就是20MB/s而STM32通过SDIO写SD卡峰值带宽可能只有5MB/s那FIFO必须能吸收这个差值。假设你预留100ms来让STM32处理中断和写卡那FIFO最小深度就是20-5MB/s * 0.1s 1.5MB这已经超过内部BRAM容量需要外部DDR或者把数据压缩/降采样。所以实际方案里FPGA会做特征提取比如只记录峰值、均值、告警波形片段而不是把所有原始数据都塞给SD卡。总线仲裁方面我们说过用三态门或者用双端口RAM。更可靠的做法是FPGA内部例化一个DPRAM双口RAMSTM32和FPGA各从一个端口访问一侧写数据另一侧读数据读写地址由逻辑电路维护完全避免总线竞争。这个DPRAM可以作为NOR Flash数据的“中转站”也可以作为EEPROM参数块的镜像缓存。状态上报是指FPGA把存储状态反馈给STM32比如FIFO水位、Flash忙状态、SD卡错误计数。这些信息通过FPGA内部寄存器地址映射在ARM总线上读取。STM32每隔一段时间轮询一次如果发现日志FIFO快满了、或者Flash擦除超时就及时处理而不是等系统跑崩了再查原因。这个协同机制让整机的数据链路清晰可控。5. 常见问题与排查技巧实录5.1 I2C EEPROM写不进去先查地址、页边界和WPEEPROM写失败的现象分两种一是写操作无响应、卡死在等待ACK上二是能写但读回来不对。卡死多半是硬件地址不对比如本来应该有A0、A1、A2的地址引脚却画板时接到了地或者配置软件时用了错误的I2C设备地址。用逻辑分析仪抓一下SCL/SDA就能看到如果没有ACK信号优先检查设备地址字节和硬件连线。能写但读回来不对第一怀疑对象就是页边界回卷。我们之前说的“跨页写入不拆分”是最常见的错误。调试时可以在写入0x00到0x7F范围时特别注意靠近页尾的地址。比如用AT24C256页大小为64要测试写入地址0x3C开始、连续写入16字节看看会不会回卷覆盖。还有一种很隐蔽的情况是WP引脚没处理好。如果你把WP引脚直接接地允许写那倒还好如果接了上拉到3.3V写保护使能那么一切写操作都会被芯片忽略返回NACK。很多板卡为了省IO直接把WP接地不出问题还好出问题就怀疑不到这儿。最好的办法是留一个GPIO控制WP并且软件里在写参数前先拉低WP。5.2 NOR Flash擦除慢、写入校验失败怎么办NOR Flash最常见的异常是擦除后读出来不是全0xFF。这个现象多半是电源噪声导致擦除电压不稳定或者擦除命令的时序被中断。可以先读状态寄存器确认BUSY位是否正常复位。我们遇到过一块W25Q64JV在工业现场EMC干扰下擦除指令发出后芯片返回BUSY但实际内部没有擦干净读检后数据区仍有残留。后来把Flash电源加了一颗10uF钽电容、CS片选线加RC滤波问题就消失了。写入校验失败经常是写入时Flash内部电源毛刺导致的。另外有些型号的QSPI Flash对“写状态寄存器”这个指令有特殊保护比如WPS位需要先解锁。如果你的软件里写了指令没生效别死磕程序先看是不是写保护位没清。典型流程是发送Write Enable0x06再发送Write Status Register0x01。手册上明确写了必须先发WREN否则后续写入被忽略。这个问题我在代码里加了状态查询确认WREN位为1才继续。5.3 SD卡识别不了、文件损坏与“锁死”问题SD卡识别不了的排查顺序先测量CD卡检测脚有没有电平变化再看卡座金属弹片是否接触良好然后用示波器看CMD线上的响应。很多“识别不了”的案例最后都是卡座接触不良换一个带弹簧锁的卡座就好了。文件损坏几乎总是掉电导致。增加掉电检测之后还要把SD卡数据缓存策略改小不要攒4KB再写而是每次写日志块后立即f_sync然后快速落盘。代价是性能略降但换来的是掉电安全。用户现场经常是直接抽卡根本不给你卸载机会所以必须做“写后同步”。还有个冷门但现实的问题SD卡内部寄存器“锁死”。部分SD卡在非正常拔插后内部主控进入保护状态表现为容量读为0甚至无法格式化。解决方案是写一个“重新初始化”序列发送CMD0复位再发送CMD8、CMD55、ACMD41循环几次如果还是失败就彻底断电再重试。当然最好的办法还是硬件上加软复位电路当检测到卡错误时切断卡电源100ms让主控完全复位。5.4 FPGA读写时序不稳、数据错位FPGA侧最容易出的问题是对外部Flash或SD卡读写时的跨时钟域处理。比如从FPGA往SD卡SPI口发送数据时如果时钟是50MHz而数据是另一个时钟域产生的没有做同步读出来的数据就可能错位。解决办法是用一个“数据有效”信号打拍在发送线上加两级触发器同步并且发送和接收用同一个时钟源。另一个问题是FIFO的读写指针初始化没做好导致读到半空数据。这在多bit FIFO上没有特别的技巧唯一可靠的方案就是复位后等待至少两个读写时钟周期再使能数据流并且在FIFO侧加“almost empty”水位信号低于水位就暂停读否则会把无效数据当成有效数据写进存储最后恢复的数据全是垃圾。此外FPGA和STM32之间的中断同步尽量用脉冲信号而不是电平信号。比如FPGA里FIFO快满了产生一个单周期高脉冲STM32外部中断捕获脉冲并置位标志不要依赖电平因为电平在STM32还没来得及读取时就消失了会漏事件。实际上我们用信号量加事件标志的方式做了握手可靠性好很多。6. 最后聊几句实战感受这套STM32FPGA分级存储方案从硬件第一版到现在,已经跑了小一年时间。最大的体会是数据存储没有银弹所有可靠性都是靠“分层冗余掉电策略”堆出来的。EEPROM解决“参数必须稳”NOR Flash解决“代码和关键记录必须能开机就读”SD卡解决“海量历史数据必须能导出”。三者各司其职再配合一个简单的硬件掉电检测电路整机的数据链路就能扛住现场大部分意外。另一个很重要的教训是一定要把存储逻辑做成“可测试”的。我在开发时给每层存储都加了自测函数比如EEPROM的跨页写入测试、Flash的中断擦除测试、SD卡的掉电插拔测试跑完一轮才能放行版本。很多问题是到了现场才暴露的但大多数问题其实在实验室里就能用脚本跑出来。你在硬件设计阶段多花一天做测试工装可能就省了现场一个月的狗血剧情。最后再分享一个小技巧如果你手头的控制器已经有FPGA不妨把FPGA当成一个“存储管家”在它内部实现一个简单的DMA-like引擎从SPI Flash读数据到DPRAM再通知ARM来取。这样能在不占用ARM太多IO和中断的情况下把高速数据搬运和低速数据落盘完全解耦整体性能会舒服很多。后面如果有空我再写一篇关于远程升级里“FPGA双Flash回退机制”的实操记录那个坑比这个还深。
