1. 折叠共源共栅放大器到底是个什么东西1.1 从两个反着来的共源共栅说起折叠共源共栅Folded Cascode放大器名字听着唬人拆开看其实就三块共源级、共栅级、还有那个折叠的电流路径。我第一次在教材上看到这个结构的时候脑子里第一反应是——这不就是把共源共栅的电流方向掰弯了嘛。普通共源共栅Telescopic Cascode是输入管在上面、共栅管在下面电流从上往下直着流。折叠型的做法是输入差分对还是NMOS或者PMOS但共栅管换成了相反类型的管子电流从输入管下来之后被折到另一条支路上去。这个折叠动作带来的最大好处就是——输入和输出的摆幅不再被共栅管的过驱动电压死死卡住。你可以这么理解Telescopic结构像一根竖直的水管水从顶流到底中间每一段都要占高度Folded结构像把水管弯成U型水从左边下去、从右边上来中间那段高度被折叠掉了留给信号摆动的空间自然就大了。1.2 为什么老工程师都绕不开这个结构在模拟集成电路设计里增益、摆幅、功耗、噪声这四个指标永远是互相打架的。你追求高增益就得堆共源共栅堆了共源共栅输出摆幅就被压缩想恢复摆幅就得用折叠结构用了折叠结构功耗和噪声又会上去。折叠共源共栅放大器之所以成为经典是因为它在这四个指标之间找到了一个相对舒服的平衡点。单级增益可以做到60dB以上输出摆幅比Telescopic结构多出至少一个过驱动电压而且输入共模范围可以做得比较宽。对于做ADC驱动、开关电容电路、连续时间滤波器这些场景来说这个结构几乎是默认选项。我见过不少刚入行的朋友一上来就想用两级米勒补偿运放解决所有问题。不是说不行但两级运放要加补偿电容带宽和功耗都会受影响而且稳定性设计更麻烦。单级折叠共源共栅在很多场景下反而是更干净的选择。1.3 适合谁来啃这块硬骨头这篇文章适合三类人第一类是在校学生正在学模拟电子技术基础或者模拟集成电路设计课本上讲到折叠共源共栅但没讲透的第二类是刚入行的模拟IC工程师需要快速上手一个可用的放大器结构第三类是做版图或者测试的工程师想理解电路原理以便更好地配合设计。不管你是哪一类我建议先把MOS管的小信号模型、共源共栅的增益推导、电流镜的匹配原理这三块基础打牢。不然后面算增益、调工作点的时候会非常痛苦。我当年就是小信号模型没吃透仿真结果和手算对不上查了两天才发现是把gm和gmb搞混了。2. 电路结构拆解与核心设计思路2.1 折叠共源共栅的拓扑长什么样一个典型的折叠共源共栅放大器输入级是一对NMOS差分对M1、M2它们的源极接在一起由尾电流源Mtail供电。M1和M2的漏极分别连接到两个折叠节点。在每个折叠节点上有一个PMOS共栅管M3、M4和一个PMOS电流源M5、M6。电流的走向是这样的尾电流源提供的电流从M1、M2的源极流向漏极然后在折叠节点处被分流——一部分被PMOS电流源M5、M6吸走剩下的部分流经PMOS共栅管M3、M4最终到达输出节点。输出节点再接一个NMOS共栅管M7、M8作为输出级的共栅堆叠形成完整的共源共栅输出。这个结构里M1/M2提供跨导增益M3/M4和M7/M8提供共栅级的增益提升M5/M6和Mtail决定直流工作点。整个电路的增益大致可以写成Av ≈ gm1 × [(gm3 × ro3 × ro1) || (gm7 × ro7 × ro5)]这个公式是简化版实际推导要考虑体效应和输出电阻的并联关系。但核心思想很清楚增益是输入管跨导乘以输出节点的等效输出电阻。输出电阻越大增益越高。2.2 为什么选折叠而不是套筒这个问题我被问过无数次。Telescopic Cascode的增益其实比Folded更高因为它的输出电阻更大而且噪声也更低。那为什么还要用Folded答案就一个字摆幅。Telescopic结构里输出节点的电压摆幅被上下两个共栅管的过驱动电压卡得死死的。假设电源电压1.8VPMOS共栅管过驱动0.3VNMOS共栅管过驱动0.3V那输出摆幅大概只有1.8 - 0.3 - 0.3 - 0.3 - 0.3 0.6V左右还要算上电流源的过驱动。这在低电源电压下几乎是灾难。Folded结构把输入管和共栅管错开了输出节点的摆幅只受输出级共栅管和电流源的限制输入管的过驱动电压不再直接压缩输出摆幅。同样的1.8V电源Folded的输出摆幅可以做到1V以上。代价是什么功耗。因为折叠节点需要额外的电流来维持PMOS电流源的工作总电流比Telescopic多出至少一倍。而且PMOS电流源的噪声会直接贡献到输出噪声性能会差一些。2.3 设计前必须想清楚的三个问题动手画电路之前我建议你先回答三个问题第一增益要多少如果60dB够用单级Folded可以搞定。如果要80dB以上要么加增益自举gain boosting要么上两级。增益自举就是在共栅管下面再叠一个小放大器把共栅管的等效gm提高从而提升输出电阻。但增益自举会引入额外的极点和稳定性问题要小心。第二输出摆幅要多少这个直接决定了你的电源电压和过驱动电压分配。如果电源电压只有1.2V甚至更低那过驱动电压必须压到0.15V以下管子的宽长比会非常大版图面积和寄生电容都会上去。第三功耗预算多少折叠共源共栅的总电流至少是尾电流的两倍因为折叠节点要分流。如果尾电流是100μA那总电流大概在200-250μA。这个数字要提前和系统指标对齐。我个人的经验是先把这三个问题写在纸上再打开仿真软件。不然很容易陷入调了半天发现指标根本不可能同时满足的困境。3. 从手算到仿真完整实操流程3.1 工作点计算与管子尺寸初选假设我们要设计一个折叠共源共栅放大器指标如下增益≥60dB单位增益带宽≥50MHz输出摆幅≥1V电源电压1.8V负载电容2pF总功耗≤1mW。第一步确定尾电流。总功耗1mW电源1.8V总电流约555μA。折叠结构总电流约为尾电流的2.2倍所以尾电流取250μA左右。第二步分配过驱动电压。输出摆幅1V电源1.8V留给上下电流源的余量各0.4V。PMOS电流源过驱动取0.2VNMOS输出共栅管过驱动取0.2V。这样输出节点可以在0.4V到1.4V之间摆动满足1V摆幅要求。第三步算输入管的gm。单位增益带宽GBW gm1 / (2π × CL)要求50MHzCL2pF所以gm1 2π × 50M × 2p 628μS。尾电流250μA每个输入管电流125μAgm1 628μS可以反推输入管的过驱动电压gm 2ID / Vov所以Vov 2 × 125μ / 628μ ≈ 0.4V。这个过驱动有点大但可以接受。第四步算宽长比。用平方律公式ID 0.5 × μCox × (W/L) × Vov²。以NMOS为例μCox大约200μA/V²ID125μAVov0.4V算出来W/L ≈ 7.8。实际取值可以稍微大一点留点余量。这里有个经验手算出来的尺寸只是起点仿真的时候肯定要调。但手算能帮你建立一个直觉——哪个管子该大、哪个该小、哪个过驱动该压。没有这个直觉仿真就是盲调效率极低。3.2 偏置电路的设计细节折叠共源共栅的偏置电路是个容易被忽视但极其重要的部分。我见过不少设计核心放大器做得漂漂亮亮结果偏置一塌糊涂PVT一跑就崩。偏置电路的核心任务是给PMOS共栅管提供栅压给NMOS输出共栅管提供栅压给PMOS电流源提供栅压给尾电流源提供栅压。这四个电压必须跟踪温度和工艺变化。最常用的做法是用宽摆幅共源共栅电流镜Wide Swing Cascode Current Mirror来产生偏置。这种电流镜的好处是它产生的偏置电压刚好让共栅管工作在饱和区边缘不会浪费摆幅。具体来说PMOS共栅管的栅压应该等于PMOS电流源的栅压减去一个过驱动电压。这样PMOS共栅管的源极也就是折叠节点电压就比PMOS电流源的栅压高出一个过驱动保证PMOS电流源工作在饱和区。NMOS输出共栅管的栅压应该等于输出共模电压加上一个过驱动。这样输出节点可以在共模电压附近自由摆动不会把共栅管推入线性区。注意偏置电压的精度直接影响放大器的增益和摆幅。仿真的时候一定要跑DC扫描确认所有管子在所有工艺角下都工作在饱和区。3.3 仿真验证的关键步骤电路画完、偏置接好之后仿真要分几步走第一步DC工作点仿真。看每个管子的Vds、Vgs、Vth确认Vds Vgs - Vth。这一步不过后面都是白搭。我习惯把每个管子的region参数直接显示在原理图上一眼就能看出哪个管子有问题。第二步AC增益和相位仿真。接上负载电容跑AC分析看低频增益、单位增益带宽、相位裕度。折叠共源共栅是单级放大器相位裕度通常很充裕60度以上没问题。如果相位裕度不够多半是镜像极点或者寄生电容的问题。第三步瞬态仿真。给一个阶跃信号看建立时间、过冲、压摆率。压摆率SR I尾 / CL250μA / 2pF 125V/μs。这个数字要满足系统要求。第四步PVT仿真。跑FF、SS、FS、SF四个工艺角温度从-40到125度电源电压±10%。看增益、带宽、摆幅是否都满足指标。这一步最耗时但绝对不能省。第五步噪声仿真。看输入参考噪声谱密度确认在目标频段内满足要求。折叠共源共栅的噪声主要来自输入对和PMOS电流源共栅管的噪声贡献相对较小。3.4 版图阶段的几个坑电路仿真过了不代表版图就能过。折叠共源共栅的版图有几个特别要注意的地方匹配。输入差分对M1、M2必须严格匹配用交叉对称的布局。PMOS电流源M5、M6也要匹配不然会引入系统失调。共栅管M3、M4和M7、M8的匹配要求稍低但也不能太随意。寄生电容。折叠节点是低阻抗节点寄生电容的影响相对小。但输出节点是高阻抗节点任何寄生电容都会影响带宽和相位裕度。输出走线要尽量短、尽量宽减少寄生。电源和地线。折叠共源共栅对电源噪声比较敏感电源线要加去耦电容。地线要保证低阻抗避免衬底噪声耦合。对称性。整个电路要尽量对称布局包括偏置电路。不对称会引入失调和偶次谐波失真。我踩过最大的坑是电路仿真增益65dB版图后仿只有58dB。查了半天发现是输出节点的寄生电容太大把输出电阻拉低了。后来把输出走线缩短了一半后仿增益恢复到63dB。这个教训告诉我版图不是画完就行要时刻想着寄生参数。4. 常见问题与排查技巧实录4.1 增益不够怎么办增益不够是最常见的问题。排查思路如下先看DC工作点确认所有管子都在饱和区。如果某个管子在线性区增益肯定上不去。重点检查PMOS电流源和NMOS输出共栅管的Vds。如果工作点没问题看输出电阻。输出电阻不够大增益就上不去。可以尝试增大管子的沟道长度Lro和L成正比。但L增大会带来寄生电容增大、速度变慢的问题要权衡。如果还不行考虑加增益自举。增益自举可以把增益提高20-30dB但会引入额外的极点和稳定性问题。加之前先确认你的相位裕度够不够。4.2 输出摆幅不够怎么办输出摆幅不够通常是过驱动电压分配不合理。检查上下电流源和共栅管的过驱动电压看哪个占了大头。如果PMOS电流源的过驱动太大可以增大它的W/L降低Vov。但W/L增大意味着版图面积增大、寄生电容增大。如果NMOS输出共栅管的过驱动太大同样增大W/L。但要注意输出共栅管的gm也会增大可能影响稳定性。有时候摆幅不够是因为偏置电压不对。检查偏置电路产生的电压是否让共栅管工作在饱和区边缘。如果偏置电压偏高或偏低都会浪费摆幅。4.3 相位裕度不够怎么办折叠共源共栅是单级放大器理论上相位裕度应该很充裕。如果相位裕度不够通常是以下几个原因镜像极点。电流镜的镜像极点如果落在单位增益带宽附近会贡献额外的相位延迟。解决办法是增大电流镜管子的L把镜像极点推向低频或者减小镜像比。输出节点的寄生电容。输出节点是高阻抗节点寄生电容会引入一个极点。如果这个极点落在单位增益带宽附近相位裕度就会下降。解决办法是减小输出走线的寄生电容或者降低单位增益带宽。负载电容。负载电容越大输出极点越低相位裕度越差。如果负载电容是系统规定的那就只能通过增大gm或者降低带宽来补偿。4.4 噪声太大怎么办折叠共源共栅的噪声主要来自三个地方输入差分对、PMOS电流源、尾电流源。输入差分对的噪声贡献最大因为它的gm最大。降低输入对噪声的办法是增大gm也就是增大电流或者增大W/L。但增大电流会增加功耗增大W/L会增加寄生电容。PMOS电流源的噪声贡献次之。降低它的噪声可以增大它的L或者增大它的过驱动电压。但增大过驱动会压缩摆幅。尾电流源的噪声是共模噪声理论上会被差分对抑制。但如果尾电流源的输出电阻不够大共模抑制比会下降噪声就会泄漏到输出。4.5 常见问题速查表问题现象可能原因排查方法解决思路增益偏低管子不在饱和区查DC工作点调整偏置或尺寸增益偏低输出电阻不够查ro和L增大L或加增益自举摆幅不够过驱动分配不合理查各管Vov增大W/L降低Vov相位裕度不够镜像极点查AC仿真增大镜像管L相位裕度不够输出寄生电容大查版图缩短输出走线噪声偏大输入对gm不够查噪声仿真增大电流或W/L失调偏大匹配不好查版图交叉对称布局压摆率不够尾电流不够查瞬态仿真增大尾电流提示以上排查顺序建议从DC工作点开始逐级往后查。很多问题其实都是工作点不对引起的先把工作点调好能省掉一半的调试时间。5. 折叠共源共栅的典型应用场景5.1 开关电容电路中的运放开关电容电路是折叠共源共栅放大器最经典的应用场景。开关电容积分器、开关电容滤波器、SAR ADC的比较器预放大级都大量使用折叠共源共栅。原因很简单开关电容电路的工作频率通常不高几MHz到几十MHz对带宽要求不苛刻但要求高增益保证电荷转移精度和中等摆幅。折叠共源共栅刚好满足这些要求。在开关电容电路里折叠共源共栅通常工作在离散时间模式输出需要快速建立。建立时间由压摆率和带宽共同决定。设计的时候要保证压摆率足够大不然大信号建立会拖后腿。5.2 连续时间滤波器连续时间滤波器如Gm-C滤波器对放大器的线性度要求很高。折叠共源共栅的线性度主要受输入差分对的非线性影响。可以通过增大输入对的过驱动电压来改善线性度但会牺牲增益和摆幅。在Gm-C滤波器里折叠共源共栅通常作为跨导单元使用输出接电容形成积分器。这时候放大器的输出摆幅要足够大不然滤波器的动态范围会受限。5.3 LDO误差放大器LDO的误差放大器需要高增益、低功耗、中等带宽。折叠共源共栅的单级高增益特性很适合这个场景。但LDO的负载是功率管栅极电容很大误差放大器的输出级要能驱动这个电容。在LDO里折叠共源共栅通常作为第一级后面跟一个源极跟随器或者推挽输出级来驱动功率管。这时候要注意整个环路的稳定性折叠共源共栅的极点要和输出级的极点配合好。5.4 传感器接口电路传感器接口电路通常需要低噪声、高输入阻抗、中等增益。折叠共源共栅的输入对是MOS管输入阻抗极高适合接传感器的高阻抗输出。噪声方面通过增大输入对的gm可以做到比较低的输入参考噪声。在传感器接口里折叠共源共栅通常工作在开环或者闭环配置下。开环配置要注意失调和漂移闭环配置要注意稳定性。6. 几个容易被忽视的设计细节6.1 共模反馈电路的设计全差分折叠共源共栅放大器必须加共模反馈CMFB电路。没有CMFB输出共模电压会漂到电源或者地电路根本没法工作。CMFB电路的设计有几个要点检测输出共模电压与参考电压比较产生反馈信号控制尾电流源或者PMOS电流源。检测方式可以用电阻分压、电容分压或者差分对检测。我个人的经验是CMFB的带宽要足够大至少和主放大器的单位增益带宽相当。不然共模环路会不稳定输出共模电压会振荡。但CMFB带宽太大又会引入噪声和功耗要折中。6.2 尾电流源的输出电阻尾电流源的输出电阻直接影响共模抑制比CMRR。尾电流源输出电阻越大CMRR越好。提高尾电流源输出电阻的办法是使用共源共栅电流源或者增大尾电流管的L。但尾电流源的输出电阻也不是越大越好。太大的输出电阻会限制输入共模范围因为尾电流源的电压余量会被压缩。设计的时候要在CMRR和输入共模范围之间找平衡。6.3 输入共模范围的计算输入共模范围ICMR是折叠共源共栅的一个重要指标。最小输入共模电压由尾电流源的过驱动电压决定Vicm_min Vgs1 Vov_tail。最大输入共模电压由输入管保持饱和的条件决定Vicm_max Vdd - Vov3 - Vov5 Vth1对于NMOS输入对。实际设计的时候ICMR要覆盖系统要求的范围。如果ICMR不够可以调整尾电流源的过驱动或者输入管的尺寸。6.4 电源抑制比的影响因素电源抑制比PSRR衡量放大器对电源噪声的抑制能力。折叠共源共栅的PSRR主要受PMOS电流源和尾电流源的影响。PMOS电流源的输出电阻越大电源噪声到输出的耦合越小。提高PSRR的办法包括增大PMOS电流源的L使用共源共栅电流源在电源线上加去耦电容。但去耦电容会占用版图面积要权衡。7. 从仿真到流片我踩过的那些坑7.1 仿真过了流片挂了这是我见过最多的翻车场景。仿真的时候增益65dB流片回来一测只有50dB。原因通常有几个模型不准、寄生提取不完整、工艺偏差。模型不准是最常见的。代工厂给的模型在典型条件下很准但在极端工艺角下可能偏差很大。解决办法是跑蒙特卡洛仿真看增益的分布。如果分布太宽说明设计余量不够。寄生提取不完整也很常见。后仿的时候如果只提了关键节点的寄生忽略了衬底耦合和电源耦合实测结果会和后仿差很多。建议后仿的时候把寄生提取设置调严格一些。7.2 测试的时候振荡了振荡是测试阶段最头疼的问题。折叠共源共栅本身是单级放大器不太容易振荡。但如果加了CMFB或者增益自举振荡的风险就大了。排查振荡的思路先看振荡频率判断是主环路振荡还是共模环路振荡。如果是共模环路振荡检查CMFB的相位裕度。如果是主环路振荡检查负载电容和寄生电容。解决办法通常是加补偿电容或者降低带宽。但补偿电容会影响建立时间要折中。7.3 失调电压偏大失调电压偏大通常是匹配问题。输入差分对的匹配、PMOS电流源的匹配、共栅管的匹配任何一个不匹配都会贡献失调。减小失调的办法增大管子面积面积越大匹配越好使用交叉对称布局在版图上加dummy管。但增大面积会增加寄生电容要权衡。如果失调要求特别高可以考虑加失调校准电路。但校准电路会增加复杂度和功耗。7.4 温度漂移严重温度漂移主要来自偏置电路。如果偏置电流随温度变化大放大器的增益和带宽都会漂。解决办法是使用与温度无关的偏置电路比如带隙基准产生的电流。折叠共源共栅本身的温度特性其实还可以因为gm随温度下降但ro随温度上升两者部分抵消。但如果偏置电路设计不好整体温度特性会很差。8. 写在最后的一些个人体会折叠共源共栅放大器是我入行以来做得最多的结构之一。从最开始照着课本抄电路、仿真跑不通到后来能根据指标快速选型、一次流片成功中间踩了无数坑。最大的体会是手算不能省。很多人觉得仿真软件这么强大直接调就行了。但仿真软件不会告诉你哪个管子该大、哪个该小、哪个过驱动该压。没有手算建立的直觉仿真就是盲人摸象。第二个体会是偏置电路和核心电路一样重要。我见过太多设计核心电路做得漂亮偏置一塌糊涂PVT一跑就崩。偏置电路要花和核心电路一样多的精力去设计、去仿真、去验证。第三个体会是版图不是画完就行。寄生参数、匹配、对称性每一个都会影响最终性能。后仿真的结果和原理图仿真差多少取决于版图做得多认真。最后一个建议多跑蒙特卡洛。典型条件下的仿真结果好看没用要保证在工艺偏差、温度变化、电源波动的情况下电路仍然能满足指标。蒙特卡洛仿真虽然慢但能帮你发现设计的薄弱环节。这个结构后续还可以往增益自举、AB类输出级、低电压设计这些方向扩展。每一个方向都有很多细节可以挖以后有机会再慢慢聊。
