开关电源EMC整改实战：PCB布局与变压器设计是关键

1. EMC不过关的样机长什么样先认清症状再找病根调试电源的桌子上摆着频谱仪一旁是刚打完样、信心满满准备送测试的反激式开关电源。开机、加载、预热频谱仪扫描几秒后屏幕上出现一条熟悉的曲线在150kHz~30MHz的传导限值线上几根谱线像钉子一样扎在红线上方。超标了。类似场景我在不同项目里见过太多次。多数工程师的第一反应是去加差模电感、换更大容量的X电容、往共模电感上多绕两圈但改完再测往往按下葫芦浮起瓢——低频压下去了高频又冒出来。在我经手过的整改案例里单靠“加零件”解决EMC问题的不到一半大部分真正的问题出在PCB和变压器这两个最基础、也最容易被忽视的环节上。先说清楚EMC测的是什么。开关电源的EMC测试项目很多认证时通常要做传导发射CE、辐射发射RE、静电放电ESD、电快速瞬变脉冲群EFT、浪涌SURGE等。其中与PCB和变压器关系最直接、也最容易让工程师焦头烂额的是CE和RE。传导发射覆盖150kHz~30MHz频段测的是电源线向外传导的噪声通过LISN线性阻抗稳定网络取样辐射发射覆盖30MHz~1GHz测的是空间中电磁场的辐射强度。开关电源本身是强非线性器件开关管以几十到几百kHz的频率通断电流电压波形里含有极丰富的高频分量所以EMC超标的频段非常集中反激电源常见在开关频率的整数次谐波附近冒尖而辐射超标更多集中在几十MHz到一百多MHz的振铃频段与开关节点电感电容谐振、变压器层间分布参数直接相关。刚开始做EMC的工程师经常问为什么频谱仪上是“一根一根”的谱线而不是“一片一片”的噪声原因在于开关动作是周期性的周期信号在频域上是一串离散谱线谱线间隔等于开关频率。频谱的包络则由开关波形的上升沿、下降沿时间决定边沿越陡高频谐波能量越强EMC越难过。所以“想降低噪声”先得从降低dv/dt入手但又不能无限制减慢边沿否则开关损耗会急剧增加——这正是EMC设计要让工程师不断权衡的地方。需要强调测试前的预扫描非常值得做。认证费不便宜每次送测都是上万起步我强烈建议在实验室搭一套简易预测试装置一个LISN、一台频谱仪、再加一套近场探头就足够把大部分问题提前炸出来。预扫超标不可怕可怕的是连超标频点是哪个电路环节贡献的都不知道。后面的章节就是解决“不知道”的问题。2. 高频噪声的走向从开关节点到LISN的完整路径搞定PCB和变压器之前先弄明白电流是怎么流动的。很多人做EMC整改时对“共模”和“差模”只停留在概念层——一个算两根线之间的噪声另一个算对地噪声但具体到电流路径就说不清了。先说差模。交流输入经整流桥后得到310V直流母线再进变压器初级。正常工作时电流在主回路里循环但任何非理想因素——输入电容的ESL、PCB走线的寄生电感、开关管通断造成的电流跳变——都会在输入侧产生高频环流沿L线、N线向外跑经LISN的取样电阻形成差模噪声电压。差模噪声的路径比较清楚它始终在输入的两根导线之间形成回路所以差模对策X电容、差模电感都放在线间。再看共模这是最容易被忽视、却往往决定成败的部分。共模电流的形成需要两个条件一是高dv/dt的电位变化点二是这个点到参考地或其它导体之间的寄生电容。反激电源里MOSFET的漏极节点就是典型的dv/dt源Vds在导通和关断之间从接近0V跃变到母线电压加上反射电压反激典型值能到650V~700V边沿极陡。这个节点与散热片、磁芯、变压器次级绕组、PCB走线、金属壳体之间都存在寄生电容。每开关一次dv/dt就通过寄生电容对周围导体充放电形成流向大地的位移电流。那么共模电流最终回到哪里了这是非常关键的问题。它最终会流向参考地平面经LISN内部的电阻网络回流并在LISN的测量端上形成压降如果负载端接了线缆共模电流还会沿负载电缆流回输入地。所以共模路径不是简单的一个闭环回路而是通过分布电容形成的多条并联路径哪条路径阻抗低就走哪条。这就是为什么很多共模问题改一处不够要同时动好几处的原因——你堵上了一条支路电流就换另一条支路继续流。可以打个更好懂的水管比方。开关管通断相当于在水管上游猛开猛关阀门水压骤变产生“水锤效应”能量向四周传递水管壁上每一条细小的支管接头寄生电容都可能漏出水花。差模是小水锤在主水管里来回弹共模是大水锤把水震到水管外面溅到人身上。要止住共模既要减小源头的水锤幅度开关边沿又要堵住最容易泄漏的支管寄生电容还要给漏出来的水一条“安全排走”的通道共模电容、Y电容或屏蔽。理解路径后再回头看PCB和变压器思路就非常清晰了PCB布局决定的是哪些支管离dv/dt源近、哪些路径阻抗低变压器设计决定的是初次级之间、绕组与磁芯之间的水锤传递效率。一个管“往哪漏”一个管“源头有多猛”这正是EMC整改的两大主场。3. PCB布局布线的核心矛盾环路面积、天线效应与310V间距3.1 功率回路的面积决定磁场辐射上限反激电源有两个必须重点关照的电流环路。第一个是初级侧环路输入滤波电容→变压器初级绕组→MOSFET→回到输入滤波电容。第二个是次级侧环路变压器次级绕组→输出整流二极管→输出电容→回到次级绕组。这两个环路在开关瞬间都有剧烈变化的电流di/dt。由电磁感应定律环路面积越大对外辐射的磁场越强耦合到其它布线的机会也越大。实测经验一个初级功率环路面积从50mm²扩大到500mm²辐射发射可以有3~6dB的恶化。而在EMC测试里3dB就是“过关”和“不过关”的分水岭。所以Layout的第一原则是把功率环路的面积压到最小。具体手段包括MOSFET紧挨变压器放输入电容的负极直接回MOSFET源极次级二极管和输出电容贴近变压器引脚大电流走线避免绕圈能用铺铜就不要走细线。围绕这个原则PCB布线规则里还有几条经常被忽视的技巧输入大电容尽量放在整流桥和变压器之间作为高频储能元件电容引脚到MOSFET漏极和源极的路径要短。母线高压走线不要贴着敏感信号线走尽量避免长距离平行。大电流走线地线、输出线优先使用铺铜或宽走线降低寄生电感也就降低了di/dt压降。很多刚刚接触开关电源PCB培训的新人一开始会把注意力放在“走线好不好看”上但真正决定EMC的不是美观而是回路面积和电流路径。如果你把功率环的拓扑画出来用示波器探头在环路的两个端点测一下高频压降就会直观感受到环路变大的代价。3.2 开关节点的敷铜别把天线做出来MOSFET的漏极节点是整块板上dv/dt最猛的地方。这个节点的铜箔就是一根潜在的“天线”——面积越大、形状越长条辐射效率越高。这就是EMC整改里常说的“天线效应”。我做整改时会拿近场探头扫开关节点的上方很多板子在那个位置能探到几十dB的强场原因就是铜箔面积被放大散热用结果顺手做了一根天线。正确的做法是开关节点铜箔在满足载流和散热的前提下尽量小而短不要做大面积的孤岛铺铜。如果要改善散热优先在元件面用散热焊盘加过孔阵列把热量引向其它层而不是把高dv/dt铜箔加宽。这里有个常见矛盾MOSFET为了散热漏极散热焊盘往往很大但漏极散热焊盘本身也是天线需要在散热和辐射之间做权衡。我见过一些方案把散热焊盘开成网格状既保持一定散热能力又减小了连续铜箔面积实测对RE超标能有一两分贝的改善值得一试。另外开关节点的过孔也要注意。密集的过孔阵列会形成局部“栅格天线”过孔间距和走线谐振频率可能落在超标频段附近。一个实用技巧开关节点上的过孔不要做成规则等间距阵列尽量错开分布避免形成周期性结构。3.3 整流后的310V母线间距安全与EMC的交叉检查220V交流整流滤波后的母线电压大约是220×1.414311V通常叫310V。这属于危险电压PCB上的布线间距必须满足安规要求。在污染等级2的常规环境下310V直流母线的基本绝缘电气间隙通常要按2.5mm到3mm级别考虑爬电距离更要留足。在PCB设计软件里对应的规则设置是高压网络到低压网络、高压网络到地之间的间距要按安规距离设置。我见过太多Layout工程师在EMC整改时为了把Y电容挪个位置、让共模电感靠近输入端子顺手调整了布线结果忽略了高压间距样品返回时被安规一句话打回。这一点没有商量余地间距不够就是不够EMC改得再好也不能牺牲安全间距。也就是说PCB布局在最初设计时就要把310V高压区域的间距作为硬约束而不是事后补救。实际操作中比较高效的办法是使用规则驱动设计。在AD、Cadence或者嘉立创EDA里给高压网络和低压网络分别建立网络类再设置两条网络之间的间距规则这样布局时自动避让、检查时自动报错。很多新人容易在画板时“凭感觉”控制间距到了后面对着一堆报错才手动拉线费时费力。规则驱动的好处是EMC整改要调整布局时高压间距规则始终生效不会因为挪了一次元件就埋下安全隐患。3.4 地平面Y电容位置、四层板的价值、壳体电容到底有没有用地平面是开关电源PCB设计里最容易产生争议的部分。对于反激电源我的经验是初级侧“热地”和次级侧“冷地”要物理隔离两者之间只通过Y电容连接Y电容的位置要尽量靠近变压器最好直接跨接在变压器初次级绕组之间把共模电流的泄放路径缩短。这里必须提一下四层板的选择。两层板如果地平面不完整功率回路和信号回路很容易交叉EMC普遍难调四层板多出完整地平面能够大大降低回路电感和参考电位差对CE和RE都有明显改善。但四层板不是无脑用层叠顺序很关键如果中间层放了信号走线把地平面切碎效果反而比两层板更差。合理层叠一般是Top元件与功率走线、GND完整地、Signal敏感信号或次级地、Bottom功率回流或辅助布线。四层板的另一个价值在于“参考平面连续性”。开关节点一侧的参考地如果被开槽或分割回流电流就要绕路路径变大等效于增大了环路面积辐射随之上升。所以凡是功率环经过的区域地平面都不要开长槽。关于“PCB地与金属壳体之间加一个大电容到底有没有用”这个问题几乎每次整改都会碰到。先给出我的结论有用但有严格前提而且不能无脑加。加这个电容的目的是给共模电流提供一条“旁路”让噪声在到达LISN之前被短路到机壳。如果机壳是干净的等电位参考体且容值选得合适确实能改善某些频段的传导发射但如果机壳本身电位不干净、或电容容量过大导致漏电流超标反而会引入新的共模回路甚至让辐射变得更糟。实际项目中这个电容多用在“金属机壳电源”场景容值一般取102到472级别的高压瓷片电容耐压要明显高于母线电压同时还要满足漏电流的安全限制。如果只是把电容接上去看到传导频谱降了几个dB就以为问题解决那很危险——因为电容和机壳形成的谐振峰很可能移到更高频段成为新的辐射源。壳电容的定位应该是“最后一步的旁路微调”而不是首选的共模对策。首选仍然是减小源端寄生电容、设置合理Y电容、优化变压器屏蔽。4. 变压器才是“幕后黑手”寄生电容的拆解与对策4.1 从等效电路看层间寄生电容的泄漏通道变压器的等效电路教科书里最常画的是励磁电感、漏感和绕组电阻但对EMC来说分布电容才是主角。真实的变压器里初级绕组和次级绕组不会严格隔离绕组之间隔着一层绝缘胶带胶带就是介质两层铜箔绕组形成平板电容这个电容通常会达到几十pF到几百pF。注意这里的“电容”不是我们要利用的物理电容而是不希望它存在的寄生电容。当初级MOSFET漏极上存在几百伏的dv/dt时这个寄生电容就成了共模电流的高速公路初级的开关跳变直接通过层间电容耦合到次级绕组再经次级地、输出线缆、LISN流回参考地形成传导噪声。反激电源的共模传导超标多半都能在变压器层间电容上找到源头。这也是为什么“电”不干净时很多人会怀疑变压器变压器绕制工艺稍有变化比如绝缘胶带多缠一层、绕组起始位置不同、屏蔽层接法不对都会让层间电容和漏感同时改变导致EMC测试结果出现明显变化。4.2 屏蔽绕组、三明治绕法和Z型绕法的取舍对付层间电容最有效的手段是加屏蔽绕组。具体做法是在初级和次级之间加一个铜箔屏蔽层铜箔一端通常是靠近初级高压端的那一端连接到初级热地或次级冷地让泄漏的共模电流被屏蔽层截住而不是穿到次级去。屏蔽层的接地端必须干净否则屏蔽层本身会变成天线。绕线结构对EMC的影响同样很大。三明治绕法先绕一半初级、再绕次级、再绕剩下的一半初级能显著降低漏感改善效率但代价是初级和次级之间的接触面积更大层间电容随之增大共模传导往往变差。Z型绕法能降低绕组端部电位差对抑制层间电容有一定效果但绕制工艺复杂中小批量生产时成本会上升。所以设计变压器时必须在漏感、层间电容、绕制成本之间做权衡不存在“某种绕法包治百病”的银弹。结合我的经验给一个粗略选型参考绕法漏感层间电容适用场景顺序绕法偏高较低对EMC敏感、功耗余量足的电源三明治绕法低偏高追求效率、允许共模整改的电源Z型绕法中等低高频电源、对共模要求高的场合加屏蔽层三明治绕法低可控需要同时兼顾效率与EMC的方案很多工程师第一次改变压器时只关注“漏感降没降”却忘了同时测一下传导频谱。等到频率端某个谐波异常抬升才想到层间电容也变了。这个教训我踩过不止一次。4.3 Y电容、磁芯接地与安规距离的配合变压器屏蔽层接地之后往往还需要配合Y电容做“末级处理”。Y电容接在初级地和次级地之间它的作用是为残余共模电流提供低阻回路让噪声在地之间循环而不是跑出电源线。Y电容容值越大对传导频段的抑制越明显但容值过大会带来漏电流安全隐患也有安规上限。常见取值在100pF到2.2nF之间具体受应用场合限制。另一个容易漏掉的点是磁芯接地。反激变压器磁芯和绕组之间有分布电容如果磁芯悬空开关噪声会通过磁芯对外辐射。把磁芯通过铜箔或漆包线接初级地能有效降低磁芯侧辐射。但磁芯接地也要看具体结构如果用铜箔包裹磁芯再接初级地铜箔两端不能自行短路成闭合环否则会相当于变压器额外副边短路带来涡流损耗。安规距离方面变压器初级绕组和次级绕组之间必须满足加强绝缘要求挡墙宽度、胶带层数、引脚距离都要合规。这里想提醒一句EMC整改时有些工程师为了让屏蔽层更靠近初次级会减少绝缘胶带层数这是绝对不允许的。屏蔽层的本质是“截断共模”但不能以破坏安规爬电距离为代价。正确做法是保留足够的绝缘厚度在绝缘层之外加屏蔽层而不是把屏蔽层贴进绝缘内部。4.4 用LTspice把共模路径变成可仿真的模型很多工程师觉得变压器寄生参数只能靠“玄学”改其实可以用仿真工具做定量分析。LTspice自带的变压器模型默认是理想耦合用来做环路控制仿真没问题但做EMC共模路径仿真时必须手动加入分布电容、隔离电容等寄生参数否则结果和实测差得很远。一个简单的做法是在原理图里给初级、次级之间加一个耦合电容Cps同时在次级输出和参考地之间加一个寄生电容Cf_sec再在输入端加入LISN模型就能看到共模电流路径的幅度趋势。下面的网表演示了把层间电容和输出侧寄生电容放进仿真的思路* 初级侧 V1 POLE 0 PULSE(0 310 0 20n 20n 7u 15u) Lp POLE 0 780u Rser0.8 * 次级侧 Ls 0 SEC 120u Rser0.15 D1 SEC OUT 1N5822 Cout OUT 0 470u Rser0.03 Rload OUT 0 10 * 寄生电容 Cps POLE SEC 12p Cf_sec OUT 0 150p把Cps从2p扫到20p观察流过LISN的电流变化你就能清楚看到层间电容对传导噪声的影响幅度。这不是精确的认证预测但足够用来比较不同绕法、不同屏蔽方案的相对趋势。我在项目里经常用LTspice做这种“前仿真”改参数比反复拆变压器快太多省下的调试时间非常可观。5. 实测整改从反激波形图反推问题用最小改动过关5.1 先从“波形图”读出噪声源的性格反激开关电源波形图是工程师的X光片最有价值的有两张。一张是Vds波形在MOSFET关断瞬间漏极电压先冲到“母线电压反射电压”附近然后叠加一个高频振铃振铃频率通常在5MHz~30MHz由漏感和MOSFET输出电容谐振产生。如果你在传导测试中看到20MHz附近的超标谱线回头看Vds振铃频率往往会发现它们相近——这说明噪声源头就在这个振铃环路里。另一张是电流波形。原边电流在开启时会有前沿尖峰副边二极管反向恢复时也会有尖峰。这些尖峰的频谱极宽会直接抬高超标谱线的底噪。处理思路是给振铃加RC吸收或RCD吸收但加吸收不等于无脑加阻容——吸收支路本身也构成新环路位置不对甚至会引入新的辐射源。我的习惯是先测波形、记下振铃频率再对照传导和辐射超标的频点位置。如果振铃频率对应的谐波超标先加吸收如果超标频点接近开关噪声的基频说明是环路面积和走线问题该动PCB和变压器而不是继续堆吸收电路。5.2 传导发射超标的分步排查把LISN接好频谱仪扫150kHz~30MHz第一步先把差模和共模分开。方法很朴素在L线N线之间加一个差模电流探头或者轮流测量L线与N线对地的噪声幅度。更简单一点在输入线上串联一个差模扼流圈再测如果传导噪声明显下降说明差模占主导如果改变共模电感更敏感则是共模主导。分好类型后按下面的思路整改超标频段主要嫌疑对象首选方案150kHz~1MHz功率环路差模、输入电容高频特性X电容加容量或陶瓷薄膜混合放置、差模电感1MHz~10MHz共模为主、变压器层间电容、MOSFET寄生Y电容、共模电感、变压器屏蔽绕组10MHz~30MHz开关振铃耦合、PCB走线天线效应RCD吸收、开关节点铜箔减小、磁珠、Layout优化这张表是我在多个项目上总结的经验归类不能说绝对但按优先级测试通常改动一两个点就能看到趋势。务必一次只改一个变量记录前后频谱变化避免同时动三个部件后连是谁起的作用都搞不清楚。5.3 辐射发射超标先怀疑PCB环路再怀疑变压器辐射发射在30MHz以上超标时很多人喜欢直接加屏蔽罩这能救急但治不了本。按经验RE超标的根子往往在初级功率环路和次级整流环路形成的环天线以及变压器磁芯对外的漏磁。排查时可以拿近场探头在板子上扫描寻找场强最高的热点——高频热点通常正好在环路边缘、开关节点铜箔边缘或者变压器磁芯气隙处。如果热点在功率环路对策是缩小环路面积、让环路下方有完整的参考地平面如果热点在变压器磁芯对策是加屏蔽铜箔并接地、或者在磁芯外围加短路环。有的项目实在找不到辐射源最终会发现是输出线缆变成了天线给输出线套磁环也能解决。RE整改也应该遵循“源头→路径→辐射体”三层排查先把源头和路径止住再考虑屏蔽。5.4 典型案例一个120MHz超标的整改实录补一个具体案例。去年做一个24V/5A的反激电源预测试时RE在120MHz附近超标7dB。近场探头扫热点在MOSFET漏极铜箔边缘和变压器磁芯侧面都探到强信号。处理分两步。第一步把开关节点铜箔改窄去掉了原本的大面积敷铜120MHz的辐射降了3dB左右。第二步在变压器外侧包了一层铜箔并接到初级地频谱又降了4dB最终余量4dB通过测试。整个过程没有加屏蔽罩成本几乎为零。这件事很典型PCB的铜箔形状和变压器的屏蔽措施往往是RE整改里性价比最高的两个杠杆。还有一点想分享整改时别只盯着频率点看。测试结果虽然是以特定频点的余量来判定但最重要的是看整个频谱“包络”的变化趋势。如果改动后超标频点降了但旁边出现新的凸起意味着你只是把噪声推到了另一个频段并没有真正消除。真正有效的整改是让整个包络整体下移这样才经得起量产时元器件参数漂移的考验。最后再分享一个我坚持了很久的习惯每次画完PCB并通过预扫之后我会把超标时的板子照片和频谱截图归档一年下来素材越来越厚。EMC这门手艺没有太多秘密也没有唯一答案真正有用的是一遍遍“试错—测—改”积累起来的敏感度。只要先把PCB和变压器这两个核心问题盯住绝大多数开关电源都能在改动一两个元件的情况下解决90%的合规问题。