Verilog 里的 if、case、assign 大概是每个数字逻辑设计者最早接触的三组语法很多入门教程喜欢用“if 就是多路选择器、case 也是多路选择器、assign 就是一根连线”来打比方。但这个比方只对了一半。最近我在开源工具链上做了一组综合对比实验把这三组语法放到同一个功能下分别综合想搞清楚一个核心问题它们到底会变成什么硬件结构为什么同样是“选择”逻辑综合出来的电路会有差别面积和时序表现也不同这篇实验记录适合正在学 Verilog 的初学者也适合学习综合流程、或者想把 RTL 代码风格整理清楚的工程师。看完你会知道为什么某些代码综合面积不理想为什么组合逻辑里会莫名出现锁存器隐患以及实际工程里遇到这几种语法时应该怎么选型。1. 实验平台与工具链为什么选Icarus Verilog和Yosys1.1 环境与工具这次实验在 Ubuntu 环境下完成工具链有三样Icarus Verilog简称 iverilog做 RTL 行为仿真GTKWave 看波形Yosys 做逻辑综合。三者都是开源工具整个测试链路可以原样复现。选这套组合不只是因为免费。Yosys 有一项很有价值的能力它能把综合后的网表输出成 Graphviz 可视化图也能直接打印逻辑单元的数量统计。相比大型商业 EDA 工具只给一个面积报告或者时序报告Yosys 能让你直观“看到” if、case、assign 各自生成了什么样的门级结构。对理解综合语义来说这种可视化的帮助非常大。我实验里还配了一个开源标准单元库做技术映射这里不展开具体名称重点是综合流程和目标库对最终网表会有影响但 if、case、assign 三者的结构差异是跨工具一致的。1.2 实验流程与综合的基本概念每个实验模块的处理流程相同写 RTL 文件先用 iverilog 编译仿真确认功能正确再写一个 Yosys 综合脚本把 Verilog 转换为门级网表最后查看统计报告和逻辑图对比不同写法的结构差异。这里先简单补充一下“综合”是什么。很多人写 Verilog 只是拿去仿真跑通没太关心它最终落到 FPGA 或 ASIC 上会变成什么。综合就是把行为级或数据流级的 HDL 代码转换成由查找表、触发器、多路选择器、基本逻辑门这些单元组成的网表。工具会先做语法解析和类型推断再做逻辑优化最后映射到目标单元库。换句话说你的代码只是“描述”最后长成什么样的电路取决于工具从描述里推断出的语义。这个前提很关键。下面的每个实验都在验证一件事if、case、assign 不仅仅是写法不同它们给综合工具提供的语义也不同最终结构自然不同。2. if语句的综合结果优先级电路的真实形态2.1 if-else 的嵌套语义在综合器眼中如何落地先看一段典型的 if-else 写法。这个模块表面上是在做一个四选一选择但语义上它是一个优先级结构当 sel 等于 00 时直接取 a否则再看 sel 是不是 01依次类推。module if_priority #( parameter W 8 )( input [W-1:0] a, b, c, d, input [1:0] sel, output reg [W-1:0] y ); always (*) begin if (sel 2b00) y a; else if (sel 2b01) y b; else if (sel 2b10) y c; else y d; end endmodule这里 sel 的四组取值是互斥的所以最终电路仍然可以化简成一个四选一选择器。但如果条件本身不是互斥的比如下面这个写法module if_priority2 #( parameter W 8 )( input [W-1:0] a, b, c, input [1:0] flag, output reg [W-1:0] y ); always (*) begin if (flag[0]) y a; else if (flag[1]) y b; else y c; end endmodule当 flag 为 2b11 时只有第一个分支生效后两个分支根本不会执行。综合工具必须忠实保留这种优先级于是它会构造出一条“串行级联”的选择链flag[0] 的判定结果覆盖后面所有分支flag[1] 只有在 flag[0] 为假时才起作用。在标准单元库中这类结构通常会映射成一级接一级的 mux 串联从输入到输出要穿过多个选择器。这里有个初学者容易忽略的点if-else 的优先级不是仿真阶段才有的概念它是综合时真实存在的硬件结构。C 语言里的 if 是“先判断不满足就跳过”硬件里的 if 推断出来的电路同样意味着前面的条件短路后面的条件。2.2 逻辑级数与面积随嵌套深度的变化我分别把 4 级、8 级、16 级 if-else 嵌套写成独立模块用同一份综合脚本跑了一遍。结果趋势非常明显随着嵌套深度增加逻辑级数近似线性上升面积也随之增长。如果换成一个并行判断的多路选择器逻辑级数随分支数增长会更平缓。这个实验想说明的结论很实际长 if-else 链不要写在关键路径上。如果你只是实现一个普通的多路选择却一路 else if 写到十几级综合工具不会替你消除这种硬件代价因为它无法证明条件互斥必须为每个 else if 保留一条真实的逻辑路径。我举个实际体会有一次我在状态机输出逻辑里写了一段 12 级的 else if 判断仿真完全正常但时序收敛时发现这条路径占了很大的裕量。后来把其中互斥的分支改成 case逻辑深度立刻降下来时序问题也解决了。if 本身没有错错的是在不需要优先级的场景里强行用它。2.3 互斥条件并不能总是被综合器识别有人可能会想如果 if 的条件在功能上互斥综合工具是不是能把它优化成并行选择结构答案是“有时候能有时候不能”。工具可以证明一些简单的互斥关系比如同一个信号等于不同常量的分支。但在更复杂的条件下比如两个比较器的结果工具很难证明 A 条件成立时 B 条件一定不成立于是只能保留优先级级联。这也是为什么我建议如果逻辑语义上不需要优先级尽量选用下一节要说的 case。你需要让工具看到“并行选择”的意图而不是让它去猜。3. case语句的综合结果并行分支的结构化选择3.1 case 的并行语义与多路选择树case 语句的语义和 if-else 有本质区别case 的各个分支是并列的每个分支对应一种取值条件分支之间不存在“先判断的先生效”这种覆盖关系。综合工具收到 case 后会把它看成一个选择表然后推断成树状的多路选择结构。还是做四选一用 case 写是这样module case_mux #( parameter W 8 )( input [W-1:0] a, b, c, d, input [1:0] sel, output reg [W-1:0] y ); always (*) begin case (sel) 2b00: y a; 2b01: y b; 2b10: y c; 2b11: y d; default: y {W{1b0}}; endcase end endmodule这个模块和前面 if 版本的功能几乎完全一样但综合后的电路形态不同。case 的每个分支条件天然互斥综合器不需要保留优先级而是直接把 sel 当作地址选择信号生成一棵多路选择树或者根据目标库的特性映射成一个多路选择器宏单元。用 Yosys 看网表能看到清晰的 mux 树结构而不是 if 版本那种串行级联。这里要澄清一个常见误解case 分支虽然是从上往下写的但硬件语义里并不存在“第一个匹配就忽略后面的判断”。如果你写出重叠的 case 分支综合工具会尝试化简最终结果可能与你在仿真器里观察到的不完全一致。所以写 case 时尽量让分支条件是互斥的编码。3.2 译码场景与 default 分支case 最适合的场景是译码类逻辑比如七段数码管译码、状态机的当前状态判断、命令字解析。这类逻辑分支多、条件互斥用 if 写的话优先级没有意义还会白白增加逻辑深度。我实验里写了一个 4 位输入转七段译码的模块case 版本综合出来的单元数明显少于 if 版本结构也更规整。同时要强调的是 default 分支。仿真时如果输入覆盖了所有合法值default 可能永远走不到但综合工具只看分支条件是否完备。一个 4 值输入的 case如果只列了 00、01、10 三个分支而漏掉 11又没写 default工具推断出的组合逻辑就不完整最终会生成一个 latch。这个坑后面单独展开但在这里先说一句只要是给组合逻辑用的 case一律写上 default哪怕 default 里只是赋一个常量。3.3 casez 与 casex 的使用边界写代码时我建议尽量少用 casez 和 casex。casez 允许在匹配条件里用 ? 表示通配位在仲裁逻辑里确实方便但综合时 ? 位会变成无关项优化行为可能超出预期。casex 更极端把 x 和 z 都当作通配稍不小心就会掩盖设计里真实存在的连接错误。如果一定要用通配分支优先选 casez并且把通配行为用注释写清楚。这次实验我没有把 casex 列入正式对比因为它在综合中的语义过于容易让人踩坑尤其是在项目里多人协作时别人未必能立刻看懂你为什么要用 casex。4. assign语句的综合结果数据流描述的最终落地形态4.1 assign 的连续赋值语义在综合中意味着什么assign 是连续赋值描述的是“只要右边表达式变了左边立即被重新驱动”的关系。在 Verilog 里assign 的目标只能是 wire 类型不能对 reg 赋值。从综合角度看assign 右侧的布尔表达式会被直接送到逻辑优化器没有优先级推断、没有分支跳转本质是一组纯组合逻辑表达式。做一个位宽为 8 的比较器用 case 写需要列不少分支用 if 写要小心 else 覆盖但用 assign 一行就能表达module assign_comp #( parameter W 8 )( input [W-1:0] a, b, output a_gt_b, output a_eq_b, output a_lt_b ); assign a_gt_b (a b); assign a_eq_b (a b); assign a_lt_b (a b); endmodule综合之后大于小于比较器会被映射成比较器树相等比较器通常由一组异或门加或非门实现。整个电路非常直接没有多余的选择器也没有优先级链。对于算术运算、位拼接、布尔逻辑这类“纯表达式”场景assign 是最贴合的表述方式。4.2 assign 与 always (*) 的等价性实验我做的另一组实验是把同一个四位全加器分别用 assign 和 always (*) 实现对比综合结果module assign_adder ( input [3:0] a, b, input cin, output [3:0] sum, output cout ); assign {cout, sum} a b cin; endmodule module always_adder ( input [3:0] a, b, input cin, output reg [3:0] sum, output reg cout ); always (*) begin {cout, sum} a b cin; end endmodule从仿真看两者行为完全一致从 Yosys 综合后的网表看加法器结构也几乎一模一样。这个结果说明当 always 块只描述一个完整组合逻辑、没有任何分支遗漏时assign 与 always (*) 在综合层面是等价的。但这里有一个重要区别always 块里如果分支不完备就会产生 latch而 assign 是连续赋值不存在“分支没覆盖”的概念它天然是完备的从构造上就规避了这类风险。所以在写纯组合表达式时我越来越倾向于用 assign 而不是 always少一个要考虑的点。4.3 assign 写不出的逻辑assign 不适合做带优先级的多条件选择也不适合描述时序逻辑。比如一个带时钟使能的 D 触发器module dff_en ( input clk, input en, input d, output reg q ); always (posedge clk) begin if (en) q d; end endmodule这种场景用 assign 是无法表达的。assign 的右侧必须是一个持续的表达式它无法描述“时钟沿触发的、只在特定时刻采样”的语义。之所以常见初学者在这里报错是因为还没有形成 reg 与 wire 的硬件直觉。记住一句话assign 描述的是组合逻辑里“永远在发生”的赋值关系时序逻辑必须交给 always 块。5. 三者在同一功能下的对比实验与选型依据5.1 四选一多路选择器的三种写法对比为了对比更有说服力我把同一个四选一多路选择器分别用 if、case、assign 实现再放进同一个综合流程。assign 版本需要借助三目运算符module assign_mux #( parameter W 8 )( input [W-1:0] a, b, c, d, input [1:0] sel, output [W-1:0] y ); assign y (sel 2b00) ? a : (sel 2b01) ? b : (sel 2b10) ? c : d; endmodule三种写法功能仿真完全等价。综合后主要区别在于if 版本和 assign 的三目运算符版本都会带出一定程度的优先级级联逻辑而 case 版本更接近选择树结构。不过在这个具体例子里由于 sel 的四种取值本来就互斥综合器优化到最后门数差异并不大。真正拉开差距的是分支数量多、条件又不是互斥的场景。所以选型时不要只图语法顺不顺手要问自己这段逻辑的语义到底是“有优先级的判断”还是“无优先级的并行选择”5.2 三个维度对比表我把实验中三种写法的典型表现整理成一张表供日常编码时参考写法优先级语义综合出来的典型结构典型应用latch 风险if-else天然有优先级先判断的优先多级选择器串联或比较树级联仲裁逻辑、异常处理、复位优先高分支不完备时极易产生case并行分支无默认优先级多路选择树、译码器、查找表状态译码、多路选择、命令解析中等default 缺失时产生assign纯表达式无分支概念比较器、加法器、基础逻辑门网络算术运算、总线拼接、布尔逻辑低连续赋值本质完备这张表是我从大量项目实践里提炼出来的经验不是 Verilog 标准文档里的内容但它能帮你快速解释大部分综合面积和时序问题的来源。5.3 我现在的工程选型习惯我目前的编码习惯大致是这样需要抢占式优先级时用 if需要并行译码或多路选择时用 case需要描述纯组合表达式、尤其是算术和位运算时用 assign。实际项目里这三者从来不孤立出现它们总是混在同一段代码里用。比如状态机里用 case 做状态译码每个状态内部用 if 处理优先级异常最后输出信号再用 assign 拼接组合。三者在综合时各司其职工具会把它们分别映射到最适合的逻辑结构上。6. 容易被忽视的陷阱与处理心得6.1 不完备 if 与不完备 case 生成 latch 的完整复现实验里我故意写了一个“错误”模块把 if 的 else 分支漏掉一段module bad_if #( parameter W 8 )( input [3:0] a, input [1:0] sel, output reg [3:0] y ); always (*) begin if (sel 2b00) y a; else if (sel 2b01) y 4b0000; // sel 2b10 和 2b11 的情况没有 else end endmodule仿真阶段这个模块的行为不一定暴露问题因为你的测试激励可能根本没覆盖 10 和 11 这两种 sel 值。但综合工具会发现always 块里有一条“没有任何驱动”的路径于是把 y 推断成数据锁存器当 sel 不匹配任何已列出分支时y 保持上一次的值。如果你只是想做组合逻辑这几乎肯定不是你想要的结果。用 case 复现也类似只要分支条件不全且没有 default综合工具就会在 you 眼皮底下生成 latch。我平时把“综合后有没有意外 latch”当成判断 if、case 是否完备的快速指标比反复对照真值表高效得多。6.2 用 Yosys 快速排查 latch 的思路如果你怀疑代码综合生成了意外 latch第一步看综合报告通常会出现 latch 单元的统计。第二步打开原理图从输出信号往回追看它是否被一个“没有时钟、但多了一个数据保持输入”的单元驱动。Yosys 的图形输出在这里非常好用。还有一种更隐蔽的情况仿真和综合后行为不一致比如复位后输出不对、某些状态进不去。这时候优先怀疑的也是 latch。行为仿真阶段工具默认 reg 变量持续保持旧值不会提示你这里被当成了锁存器只有综合工具才会给出真实答案。我的排查顺序是先检查所有 always (*) 块里每个输出是否在所有分支都被赋值再检查 case 是否写了 default最后做一次综合对比。这三步走完绝大多数和 if、case 相关的 latch 问题都能定位。6.3 关于综合最后想说的话用一个简单的比喻收束这次实验if、case、assign 就像三种不同形状的积木综合工具是拼装工人。你告诉工人“这里要一个优先判断”他就给你搭一截带先后关系的串行结构你告诉他“这里是一组平行选项”他就给你搭一棵树。代码的语法只是你的描述方式最后电路长什么样取决于你描述出来的语义而不是你用了哪个关键字。把这点想明白之后很多代码风格层面的争论会自动消解。比如有人坚持“一律用 case、不要用 if”其实这没什么道理关键是你逻辑本身是否需要优先级。再比如有人说“assign 综合出来的性能一定好”也不对assign 只是描述手段表达式写得太深一样会成为关键路径。最后分享一个操作层面的小技巧在综合后的网表里通过修改参数位宽或分支数量来观察结构变化是理解这三种语法最直观的方法。比如把四选一改成十六选一case 版本的逻辑深度增长是缓慢的而长 if-else 链的深度增长会更明显。拿 Yosys 把两种写法都跑一遍亲自看一眼网表比看十篇理论分析都更有说服力。
