做显示相关开发的人几乎都绕不开eDP这个接口。不管是笔记本的内屏、工业触摸一体机还是医疗设备上的高分辨率屏eDP接口都占了绝对主流。我刚入行时面对屏那一排排引脚尤其是那些差分信号对真是一头雾水——老师傅丢过来一张屏规格书的接口定义表让我去查问题我连哪些信号是必须的、哪些可以省都分不清。这篇文章就把这些年跟eDP打交道攒下来的经验做一个系统梳理重点放在信号组成上哪些线是干嘛的、它们怎么配合工作、设计调试时最该盯住哪些点。eDPEmbedded DisplayPort是为嵌入式显示设备设计的数字显示接口标准本质上是DisplayPort协议的内嵌版本。它解决的核心问题是替代逐渐吃力的LVDS和TTL接口。LVDS的并行时钟和数据的走线长度匹配要求苛刻频率上去之后电磁干扰和信号完整性问题越来越难处理而eDP用很少的几对差分线就能把4K甚至8K的数据跑起来还能通过AUX通道反向控制屏幕实现色彩管理、面板自刷新。这块内容适合硬件工程师、嵌入式软件工程师、以及做显示调试的测试人员参考搞清楚信号组成不管是选型、画板还是查故障心里都有底。1. eDP接口到底解决什么问题1.1 从LVDS到eDP的演进逻辑先说一个很多人没细想的问题为什么eDP能取代LVDS看肉眼可见的表面LVDS接口的线特别多一个1080P的屏幕光数据线就得8对4对为一组两组共8对再加上时钟、控制信号排线又宽又硬Layout的时候走线绕得头疼。而eDP从1.2版本开始一个数据Lane通道就能跑到5.4Gbps1080P屏幕占用两个Lane绰绰有余线对数量大幅减少板端连接器也跟着变小。更重要的是eDP的架构允许“内容压缩”。到了1.4版本eDP加入了DSC显示流压缩技术可以在视觉无损的前提下进一步压低带宽需求。这就解释了为什么现在的4K高刷笔记本敢只用一根很细的排线连屏幕——放在LVDS时代是根本不敢想的事。但eDP真正的厉害之处不只是省线而是它的双向通信能力。LVDS是单向的主板发什么屏幕就显示什么屏幕本身什么状态、什么参数主板一概不知出问题时只能干瞪眼。eDP的AUX通道给了系统一条“对话”的渠道主机可以读取显示器的EDID信息可以读写DPCD寄存器配置链路还可以下发命令控制背光、刷新模式。这在调试和量产中都太有用了屏有没有被正确识别、链路建立了多少带宽软件里直接读寄存器就能看到。1.2 eDP与标准DisplayPort有什么不同很多人混用这两个概念纯粹从信号定义来讲eDP和DP的物理层几乎一致都是Main Link数据通道加AUX辅助通道加HPD热插拔检测协议也都是基于微包Micro Packet传输。它们的主要差异在应用场景和配套功能上。DP是给外接显示器用的接口需要通过长时间插拔和线缆连接所以物理层上做了更复杂的均衡机制和连接器锁扣还要考虑热插拔时ESD冲击。eDP则是板内接口面板和主板通过排线或板对板连接器固定在一起热插拔场景基本不存在所以HPD信号在很多eDP方案里甚至可以不接。另外eDP为了降低整机功耗引入了PSRPanel Self Refresh面板自刷新、动态刷新率调整、背光调光控制等功能这些在标准DP里不是重点。还有一点eDP的链路训练通常在系统启动时由BIOS或驱动完成不需要像外接显示器那样随时检测插拔事件。所以大家看屏规格书时eDP屏的HPD引脚标注“May be not connected”是很正常的别被吓到。2. eDP信号组成全拆解2.1 一定要认识的三大信号族群要彻底看懂eDP接口定义先把信号按功能分族群。绝大多数屏规格书里eDP接口信号可以分为三大类Main Link主链路信号、AUX通道信号、以及控制/电源信号。Main Link就是数据的“高速公路”负责把像素数据从主机端搬到屏端。它由1对、2对或4对差分信号组成不同速率下HBR1/HBR2/HBR3跑不同的数据率。与LVDS最大的区别是eDP主链路上没有独立时钟信号接收端要从数据流里靠CDR时钟数据恢复把时钟提取出来。这一点在实际测量时特别重要——示波器不能靠触发某根时钟线去抓波形得用数据触发的办法或者借助协议分析工具。而像MIPI DSI这类接口虽然有类似机制但eDP的链路速率和协议复杂度和MIPI不在一个级别测试投入也更大。AUX通道是一对1MHz速率的双向差分信号作用相当于控制系统里的“管理总线”。初始化时主机通过AUX读取屏幕的EDID屏的身份信息和能力描述然后配置链路参数。实际运行中AUX还能承载各种辅助数据比如背光亮度控制指令、色彩参数、PSR的进入和退出命令。HPD信号在eDP里不算严格必需但一旦实现了双向控制它就有实际意义。比如面板端“悄悄”发生了异常或者面板完成了某一帧刷新、准备好接收下一帧时可以通过拉高/拉低HPD来通知主机读取状态。只是板内应用绝大多数时候用不上这么细很多方案直接悬空或接地。2.2 Main Link主链路的细节主链路的结构和工作机制是理解eDP的钥匙。以eDP 1.2为例一个主通道的物理形态是4对差分线Lane0~Lane3每对线内部包含正负两根信号即D0_P/N、D1_P/N、D2_P/N、D3_P/N。屏规格书里经常标成ML0~ML3实际含义一样。每一对差分线传输的是串行数据数据内容被拆分到1~4个Lane上。比如RGB 8bit、1920x108060Hz在HBR2速率下每Lane 2.7Gbps带宽完全够用屏可能只启用2个Lane。那另外两个Lane怎么办链路训练的时候主机会在DPCD寄存器写入实际启用的Lane数屏幕则会按协商结果工作没启用的Lane就处于电气空闲状态。这里有个重要概念差分。每一对差分信号的传输依赖两根线之间的电压差正端和负端相位相反接收端取差。这样做的好处是抗共模干扰能力极强板上的地弹、外部电磁辐射落到两根线上时大部分作为共模信号被抵消掉。这也是高速信号接口普遍采用差分结构的原因HDMI、USB、PCIe、MIPI全是这个套路。速率方面eDP 1.2支持HBR11.62Gbps和HBR22.7GbpseDP 1.3加入了HBR35.4GbpseDP 1.4继续沿用并配合DSC。实际屏的规格书会写明支持哪些速率比如“eDP 1.4, Support HBR2/HBR3”。Link Rate不是想用多高就用多高必须通过链路训练协商链路质量差时会自动降速这就是为什么有的板子能正常点亮、但换线或温度变化后屏幕开始花屏闪烁——大概率是链路降速后工作不稳定。2.3 AUX通道eDP的“指挥中枢”如果说Main Link是运货的货车那AUX通道就是调度中心。它是一对差分信号AUX_P/AUX_N主从之间通过它完成所有低带宽的通信包括EDID读取、DPCD访问、命令下发。AUX的物理层很有意思它没有固定时钟采用Manchester编码数据率只有1Mbps左右不同版本略有提升。别看速率低作用却无可替代。从软件角度看AUX的工作就是I2C over AUX——主机通过AUX通道转发I2C事务读取挂在显示端的EDID ROM。所以很多调试工具说“读屏的EDID”本质上是发AUX命令去访问I2C设备。链路训练是AUX通道发挥威力的关键场景。主机上电后不知道屏幕底细就通过AUX读取DPCD寄存器这个寄存器区是显示端能力的“自我介绍”最大Lane数、最大速率、是否支持增强模式等。然后主机配置自己这边的输出再发起链路训练来回协商几次后正式建立链路数据才能开始传输。整个过程必须严格按协议规定的状态机来走任何一个寄存器操作超时或返回异常就会导致点屏失败。常见的现象是初始化时读到EDID、但显示黑屏多半就是AUX中断了链路训练。2.4 背光控制与电源信号也别忽略很多人只看主链路和AUX把背光控制信号漏了结果屏幕能显示数据却漆黑一片。eDP接口定义里通常包含BKL_EN背光使能和PWM亮度调节这两个信号。BKL_EN就是背光的开关高电平有效PWM是脉冲宽度调制信号占空比决定屏幕亮度。有些屏会标成LED_EN、LED_PWM或者把这两个信号合并成一根线。更高级的方案里背光是通过AUX命令控制的物理引脚上只有一根背光电源输入。不管哪种形式调试时都要分清屏幕没背光不代表eDP链路有问题可能是背光使能没拉起来也可能是PWM占空比被设成了0。我的经验是先量背光电压有没有起来再确认控制信号电平最后才去查数据链路。电源信号包括面板的电源输入一般叫VDD或AVDD还有背光电源、逻辑电源等。不同屏的供电电压不同有3.3V的、有5V的、还有需要12V给背光的。上电时序也有讲究通常要求先上屏电源、再上背光链路训练必须等电源稳定后才能启动。时序不满足常常导致屏偶尔能点亮偶尔不能这是量产中最隐蔽的问题之一。2.5 eDP不同版本的信号差异eDP 1.1、1.2、1.3、1.4在物理信号层面其实没有翻天覆地的变化但细节不少。eDP 1.2引入了PSR、面板回传通道Panel Replay等概念使系统功耗大幅降低这在笔记本上意义非凡。eDP 1.3把链路速率上限提到了HBR3同时增加了某些多屏、多数据流的支持。eDP 1.4则把DSC纳入主流物理层信号还是那几对线但协议层面和寄存器定义扩展了很多。对做硬件的人来说这些版本差异最直接的影响就是选型时确认屏和主控支持的eDP版本一致尤其是速率协商和DSC配置如果主控不支持DSC而屏又只能靠DSC才能跑到目标分辨率就会出现“HDMI能上4K、eDP怎么调都上不去”的怪事。简单总结硬件管脚大体一样软件配置和协商机制是重头。3. 信号链路上数据是怎么跑起来的3.1 上电、链路训练与视频数据传输的三个阶段从按下电源键到屏幕亮起eDP数据链路上演了一出精巧的三幕剧。第一幕是电源与复位建立。屏的供电先到位主控这边也完成自身初始化然后通过AUX去尝试访问面板。注意这里操作系统还没起来通常是BIOS或Bootloader在做这件事。此时测量的信号是电源电平按时序爬上来的过程以及AUX通道上有没有出现小幅度毛刺——那是主机在试探性通信。第二幕是链路训练。主控通过AUX发命令读回DPCD寄存器知道屏幕支持几个Lane、最高速率。然后主控配置端口的输出参数包括电压摆幅和预加重接着开始发训练序列。训练序列是一串特定模式的数据屏幕收到后判断信号质量够不够再通过AUX回给主机“调整建议”。这个过程可能要来回好几次直到双方满意链路就算建立成功。如果链路训练失败屏幕就不会亮很多软件里能查到“Link Training Failed”这类错误码。第三幕才是视频数据正式传输。主控端把一帧帧的图像数据按协议拆包、分配到各个Lane上以微包形式发出去。接收端把数据收齐、恢复时钟、重组像素点亮面板。在这个阶段AUX反而闲下来了几乎不传输数据HPD信号在出现事件时才会跳变。3.2 为什么eDP主链路没有时钟信号很多从LVDS转过来的工程师第一次看eDP接口定义都会找CLK信号结果找了半天没找到一脸疑惑。这其实是eDP与LVDS在架构上的根本区别之一。LVDS是源同步Source Synchronous接口发送端把数据和时钟并行发出去接收端用时钟的边沿去采样数据。速率一高时钟和数据的相对延时、抖动就成了大问题这也是LVDS跑到一定带宽后很难再往上提的原因。eDP走的是内嵌时钟CDR方案发自端并不传独立的时钟信号而是把一部分有效数据经过编码后嵌入到数据流里。接收端通过PLL锁定数据的边沿变化恢复出与数据同频同相的时钟再据此采样。CDR从锁不住到锁住的过程就是物理链路建立的过程也是链路训练中重点考察的部分。这个设计和很多高速串行接口是相通的。拿PCIe做类比PCIe 3.0也没有独立时钟通过数据流里嵌入的时钟来维持同步。区别在于PCIe有参考时钟Refclk供两端PLL做粗略同步eDP则完全靠自己恢复。所以调试eDP时如果看到示波器上差分波形幅度正常但屏幕就是点不亮先怀疑CDR是不是因为抖动太大而锁不住而不是急着怀疑数据内容本身错了。3.3 EDID读取主机怎么“认识”那块屏EDIDExtended Display Identification Data是一份存放在屏端ROM里的数据结构总共128或者256字节里面写清楚了屏的厂商、型号、物理尺寸、最大分辨率、支持刷新率、色彩格式、支持的eDP版本和链路能力等。主机通过这些数据知道怎么配置输出才能匹配屏幕。在eDP体系里EDID是通过AUX通道读取的。主机在AUX上发出“读EDID”的事务按I2C协议传地址和寄存器屏幕端的EDID ROM做出应答数据通过AUX返回。这一步如果失败主机只能当作“没有显示器”显示输出往往不会打开。实际调试中我遇到最多的问题是EDID读到一半就断了或者读到的内容全是0xFF空数据。原因基本集中在三个地方AUX信号质量差、屏端供电没到位、或者软件里访问EDID的时序不对。用带AUX解析功能的协议分析仪能直观看到哪个字节超时普通示波器也能通过抓AUX波形判断有没有应答。如果AUX波形幅度正常、差分对也没有反接那就要回头查软件了。3.4 DPCD寄存器区链路协商的“谈判桌”DPCD寄存器区是eDP/DP协议里极其重要的一个空间相当于一个控制面板主机通过AUX读写它来管理链路状态。现在主控厂提供的eDP分析工具本质上就是直接读写DPCD寄存器来获知链路状态的。链路训练里最关键的几个DPCD偏移0x000DPCD版本号0x001最大链路速率0x002最大Lane数0x101当前链路配置写入值表示主机打算用多少速率、多少Lane主机先读前面几个确认屏幕能力再把协商好的速率和Lane数写进0x101等寄存器然后启动训练。屏幕端在训练过程中会实时更新0x200地址附近的状态寄存器主机轮询这些寄存器判断训练成功还是失败。链路建立后主机还可以通过DPCD下发各种控制命令比如PSR的进入退出、面板自刷新的刷新控制等。出现链路问题的时候第一步就是把DPCD寄存器全部读出来存档对比正常状态。有些屏的DRV/SW工具直接能打印DPCD快照这对定位到底是协商失败还是数据传输中错误率超标非常有帮助。4. 硬件设计时这些信号要怎么处理4.1 差分阻抗、等长控制与Layout要点eDP的高速信号对PCB Layout的要求非常苛刻。第一是差分阻抗eDP主链路要求100Ω±10%的差分阻抗AUX一般也是100Ω。很多工程师习惯直接用HDMI那套差分规则但HDMI和eDP对层叠、阻抗的要求并不完全一样必须让板厂按eDP的层叠结构专门计算。第二是组内等长。同一对差分线P和N之间的非等长偏差称为对内偏斜要控制在5mil约0.127mm以内理想情况越小越好。组和组之间Lane0~Lane3也建议做等长虽然协议要求不太严格但组间偏斜太大会增加CDR的负担。Per-Lane的P/N走线必须紧耦合差分对之间保持合适的间距避免串扰。第三是过孔和参考平面。高速信号换层时尽量在过孔旁边加回流地孔保证返回电流顺畅。参考平面必须是完整的地铜皮不要跨分割否则阻抗突变会让信号反射变大。我的经验是eDP走线最好只走一整层避免频繁换层哪怕绕一点也说值。4.2 串阻、共模电感与ESD保护该怎么选主链路靠近主控端通常会有串联电阻常见阻值是0Ω到33Ω之间。串阻的作用不是分压而是阻抗匹配、减小过冲和振铃。具体取多少要根据信号的驱动强度和链路长度来定打样时可以通过TDR和眼图测试来调整。AUX通道一般也会加串联电阻方便调试时断开测量。很多量产设计会在主链路靠近连接器的地方加共模电感Common Mode Choke, CMC用来抑制共模噪声。但这个器件也不是必须的加了之后会对高频信号产生一定的差分插入损耗速率越高越明显。HBR3这种5.4Gbps级别的链路选CMC时务必看差分截止频率别随便拿个USB 2.0用的料去替代否则屏幕上会出现细密的噪点甚至完全点不亮。ESD保护是另一个容易忽视的点。eDP屏的连接器虽然是板内连接器但在整机组装、维修过程中难免被静电打到尤其在湿度低的冬季。常见做法是在连接器附近的差分对上放置低电容TVS管阵列。要特别留意TVS的结电容一般来说要小于1pF越小的寄生电容对高频信号的影响越小。放在高速线上的寄生电容是不能忽视的否则眼图闭合、误码率飙升就成了必然的代价。4.3 电源时序与背光信号设计细节硬件设计阶段如果能把电源时序设计好能省掉很多调试麻烦。最简单的办法是让屏的VDD电源由一颗独立的LDO或DC-DC控制它的使能脚由主控的GPIO控制确保系统软件能精确控制屏的供电时刻。背光电源建议与逻辑电源分离开这样屏幕数据链路出问题时背光可以单独关掉方便故障定位。背光的PWM信号虽然不长但它的频率选择也会影响显示效果。太低会有闪烁感太高又可能和摄像头、触摸屏等模块产生干扰。常见的亮度PWM频率在1kHz到20kHz之间具体听屏模组厂商的建议。有些高端方案用DC调光或者高频PWM来规避低频闪但硬件引脚的连接方式是一样的只是驱动策略不同。4.4 与MIPI、HDMI接口信号做对比很多项目会同时接触eDP、MIPI DSI和HDMI这三种显示接口对信号组成有一个横向掌握是基本功。MIPI DSI的物理层数据和时钟分离同LVDS相似DSI有独立的D-CLK信号而eDP内嵌时钟没有单独的时钟线。MIPI DSI一般用于嵌入式中小屏幕数据率相对较低接口协议与eDP完全不同HDMI面向外接显示多了CEC、DDC等消费电子控制信号同时物理层采取了TMDS编码与eDP的8b/10b编码也不是一回事。对比下来能感觉到eDP在信号组成上走的是“极少管脚复杂协议”路线物理层简单但协议层复杂而MIPI DSI物理层更直观调试起来门槛稍低。实际选型时如果主控和屏模组都支持eDP且分辨率较高优先选eDP是合理的因为它的产业链支援和协议成熟度都对开发者友好。5. 实测与调试用示波器验证这些信号5.1 探头、带宽与连接方式测量eDP信号前先确认手里的设备扛不扛得住。示波器带宽至少要5GHz——HBR22.7Gbps条件下基频大约1.35GHz考虑主要谐波分量3GHz带宽示波器勉强够用但误差很大。测HBR35.4Gbps则建议直接上13GHz以上的示波器。带宽不够会导致眼图张不开、上升沿变缓很容易把一条健康的链路误判成“信号质量差”。探头首选差分探头带宽要对应得上。如果用无源探头去探差分对单端信号不仅会因为负载影响信号还会把共模噪声混进来测出来的波形完全失真。差分探头的地线要尽可能短测量点要靠近接收端位置——我说的是主控输出端的连接器附近、屏端排线入口附近两头的信号质量常常有意想不到的差异。如果项目阶段没有高端示波器还可以借助实用的中间手段用带AUX解码功能的逻辑分析仪或者专门的协议分析仪配合示波器只测电压幅度和毛刺也能完成大多数排查工作。不要盲从“必须靠高级仪器”的思路利用现有条件分轻重缓急地定位才是工程实践的常态。5.2 眼图测试怎么做眼图是最直观的链路信号质量评估手段。示波器开启Eye Diagram模式数据触发触发到训练序列或任意数据跳变持续叠加几万个波形就能看到所谓的“眼睛”。眼睛张得越开、交叉点越清晰、内部曲线越干净链路质量越好。衡量眼图质量的核心参数是眼高、眼宽、抖动和BER误码率。很多协议分析仪可以直接报告Margin裕量比如“Eye height margin 180mVJitter margin 90ps under worst case”。在量产设计测试时建议至少留出20%以上的裕量否则温度、批次差异一来就容易批量出黑屏。一个容易踩的坑是误以为眼图不好就是Layout的问题。实际上主控端的驱动强度配置电压摆幅、预加重等级对眼图影响巨大链路训练时屏端会给出建议配置软件里如果强制设成固定值眼图可能很差。调试时先把DPCD里的推荐配置读出来再用工具使能确认问题是否出在配置上。5.3 AUX波形、HPD电平的实测要点AUX波形幅度比主链路小频率也低得多。测量AUX时最重要的是观察它的差分小信号有没有被干扰、Manchester编码的脉冲宽度是否一致。AUX是一对半双工总线同一时刻只能一端发送发送和接收方向的切换由两端状态机控制接收方向会出现高阻态波形上表现为幅度塌陷、毛刺增多属正常现象不要被误导。HPD信号的实测更偏向检查电压时序。板内应用里HPD通常被上拉或直接忽略但在需要面板主动通知的场景下HPD的上升沿必须在系统规定的时间内出现且电平阈值要符合主控GPIO的要求。用示波器配合逻辑分析仪捕获HPD跳变与软件命令的时序关系能很快定位由事件触发协议动作失败引起的显示异常。5.4 实战一次黑屏故障的信号排查记录之前遇到一个案子主机板通过eDP带动一块15.6寸4K屏常温点屏正常高低温箱里高温测试屏幕偶发黑屏冷却后又能亮。一开始怀疑屏本身耐温不够但换屏问题依旧于是从信号层面入手。先用示波器抓黑屏瞬间的AUX通道波形发现主控发完链路训练命令后几乎收不到屏端应答。再抓主链路差分信号看到只有微弱活动后进入静默。于是把重点放到HPD和电源时序上细查发现HPD虽然没接但屏端供电和主控端供电的上下电顺序在高温下出现了翻转迹象导致屏端电源尚未稳定时链路训练就启动了。后来在软件里加了电源稳定延时并把链路训练失败后的重试次数从默认1次改成3次问题大幅缓解再配合调低了一档训练速率彻底稳定。这个案子提醒我所谓“信号问题”到头来常常是时序和配置问题信号只是最后的呈现方式。6. 常见问题与排查技巧实录6.1 点屏黑屏的排查顺序黑屏是eDP调试里最最常见的问题一旦出现排查顺序建议按以下固定套路走省得东一榔头西一棒子。先确认屏端供电电压是否正常用万用表量屏连接器的VDD和背光电源确认加电时刻有没有按照时序拉升。再看背光使能很多人漏掉这个步骤直接怀疑主链路结果折腾半天发现只是BKL_EN没有拉高。第三步读EDID通过AUX能不能正常读回屏的EDID只要EDID能读到说明AUX物理链路大概率是通的。第四步看链路训练是否成功主控驱动里能读DPCD寄存器的话直接看当前链路速率和Lane数是否等于协商值。最后如果这些都正常再考虑波形测量和软件问题排查。黑屏如果伴随背光亮那基本和数据链路无关优先查视频源和主控的显示输出配置如果背光也不亮先查背光使能、背光电源和PWM。上手先把这种现象学上的区别搞清楚能少走很多弯路。6.2 花屏、闪屏与Link Training失败花屏和闪屏大多指向信号完整性问题或链路不稳定。雪花噪点一般和差分信号的幅度、抖动有关整块花屏可能和主控拆包、时序参数有关。高温环境下的偶尔闪屏重点抓供电纹波和连接器接触。链路训练失败是最麻烦的。先确认主控和屏的eDP版本兼容再检查DPCD里的最大链路能力是否被正确读取。如果读出来全是0xFF说明AUX通道断了或者屏端没起来如果能力值是合理的但训练时写配置不成功可以尝试把速率固定到低挡HBR1排除是否因为高速率下信号质量不达标导致协商失败。6.3 量产与信号相关的几个坑量产中eDP部分最容易出问题的不是设计本身而是变化的引入。排线换供应商了、屏模组批次变了甚至只是改动了一下结构与连接器固定的方式高速链路的信号完整性都会跟着变。我一般要求量产前的DVT阶段必须做三件事一是眼图测试并留截图记录固定测试点、固定探头二是做一次高低温循环测试把链路训练的通过率记录下来三是让屏和主控的软硬件版本锁定因为DPCD配置策略一变整套信号表现就变了。把这些数据归档后后续来料异常时能迅速对照判定是基线漂移还是料件问题。6.4 工具链推荐调试eDP用得最多的工具示波器是必选项但不一定非得顶配。若主要做功能调试一台2GHz带宽、支持差分探头和协议解码至少能解AUX/DPCD的中高端示波器就够了。做量产测试眼图再考虑更高带宽方案。逻辑分析仪配合协议分析仪对软件协议排查特别有用它能直接解析AUX事务并显示DPCD寄存器内容。还有一类很实用的辅助手段是带板级检测功能的FPGA或主控调试软件大多数RTOS环境下都能打出链路训练日志Linux下通常靠DRM调试接口或I2C转AUC的调试板。能用软件读寄存器就不要急着上示波器这是调显示接口的一条真理。我个人在这些项目里最深的体会是eDP的信号组成看着只是“几对差分线”的问题实际牵扯到的却是高频设计、协议状态机、电源时序和系统软件配置四个层面的东西。你搞清楚哪根线上跑的什么数据只是一个开始真正的功力在于当一帧画面点不出来的时候知道应该先跟谁“对话”再去找谁“算账”。这套思路希望同样能帮你在自己的项目里少烧几个板子、少熬几个夜。
