做EMC实测最烦的事情之一就是USB接口在30MHz到1GHz辐射发射这个频段没完没了地冒尖。很多工程师第一次遇到这问题第一反应是往D/D-上串磁珠或者在接口旁边堆一堆电容结果测下来要么纹丝不动要么信号波形先垮了。等到被实验室的测试报告怼得没脾气才有人告诉你USB口的干扰绝大多数是共模电流惹的祸而对付它最顺手的器件就是共模电感。这篇文章我想用一次真实的整改过程把USB接口的干扰问题完整讲透为什么共模电流是辐射超标的元凶、共模电感为什么比磁珠更适合USB信号线、电感参数怎么选、电路图怎么画、PCB上怎么摆、实测怎么验证。我会把原理和实操揉在一起给出可以直接抄作业的电路参考和选型思路。适合硬件工程师、EMC工程师、Layout工程师也适合那些正在被USB接口干扰整得睡不着的朋友。1. USB接口的干扰来源先把“共模”这两个字吃透1.1 辐射超标时的典型现象我做过的产品里带USB接口的设备几乎都逃不开这一类问题把设备放在屏蔽室接好USB线跑RE测试30MHz到1GHz范围内突然冒出几个尖峰。拔掉USB线尖峰立刻消失把USB线换成更短的一根尖峰幅度又变了。这种“跟线缆强相关”的现象基本可以锁定干扰就是沿着USB线缆辐射出去的。为什么USB线容易成为辐射天线因为线缆本身就是一根金属导体。一根1米长的USB线在75MHz附近正好接近1/4波长在300MHz附近接近一个波长在线缆长度这个量级上高频能量很容易耦合上去并辐射出去。USB 2.0 Full Speed的时钟是12MHz但数字信号不是纯正弦波它的上升沿越陡高频谐波就越丰富几十到几百MHz都有能量。这些能量一旦以一种不对称的方式跑到线缆上辐射超标就成了必然。很多工程师把注意力放在“把信号滤干净”上方向错了。USB信号本身是差分的真正造成辐射的往往不是信号本身而是叠加在信号上的共模噪声。1.2 差模与共模只差一个字处理方式完全不同差模信号是我们想要传输的信号。D和D-上面各有一个电流一个往一个方向流另一个往相反方向流大小基本相等。这种电流在两根线之间形成回路产生的磁场在近场区域相互抵消对外辐射比较小。共模信号则是两根线上同时出现方向相同的电流。它们不承载有用信息却会在USB线缆上形成“同向流动”的电流。你可以把整根USB线当成一根单极天线共模电流就是这根天线的激励源。教科书上的结论是共模辐射场强与线缆长度和共模电流的一次方成正比而线缆长度又远大于板内差分回路的面积所以往往只需要很小的共模电流就能造成明显的RE超标。我实测过不少产品差模电流几十毫安正常共模电流只有几百微安RE就顶到限值线附近了。这就是为什么你在D/D-上串磁珠效果不好——磁珠把差模信号的高频分量也一起衰减了信号完整性变差而共模电流却未必被滤干净。1.3 共模电流从哪来不是只有芯片才产生很多人以为共模电流是芯片“故意发出来”的其实不是。它的来源很杂常见的有几个驱动端D和D-的上升沿/下降沿时间不一致两根线上的电流大小不严格对称。PCB上D/D-两条走线不等长、不对称导致共模分量增加。板内高速数字电路通过地平面和电源平面耦合噪声窜到USB驱动器的参考地上再通过USB线缆流出去。USB连接器的屏蔽层接地不当地环路把外部噪声引入。换句话说哪怕你的USB芯片是干净的只要PCB布局、供电回路或者地平面处理不好照样会在USB线上制造共模电流。所以解决USB干扰问题不能只看信号线的器件还要从整个回流路径去看。2. 共模电感在USB信号线上的工作原理与选型边界2.1 为什么磁珠不适合直接用在USB信号线上先看一个常见操作有人为了压辐射在D/D-上各串一颗磁珠。磁珠对高频噪声有损耗看起来合理但它会把差模信号里那些有用的高频分量也一起干掉。USB 2.0 Full Speed虽然只有12MHz但信号上升沿需要靠更高频率分量来保持边沿陡峭。磁珠串上去之后辐射是降了但眼图变差、误码率上升设备开始不定时掉线。磁珠还有另外一个问题它是一颗单端器件只能对“流过它自己的噪声”起作用。如果干扰是共模的两根信号线的磁珠参数稍有差异反而会破坏差分信号的平衡制造出更多共模分量。所以在高速差分信号线上用磁珠是下策用共模电感才是正路。2.2 共模电感的工作原理与等效模型共模电感也叫共模扼流圈内部是把两根导线以相同的绕向绕在同一颗磁芯上两个绕组的同名端在电感的同一侧。差模信号流过时两根线电流方向相反在磁芯里产生的磁通方向相反互相抵消。宏观上看对差模信号共模电感只表现为一个很小的漏感加一点点串联阻抗。共模噪声流过时两根线电流方向相同磁通方向也相同在磁芯里叠加电感量变大对共模电流形成高阻抗。简单理解它是一个“只拦同方向电流放行反方向电流”的器件。这个特性对USB这种差分接口来说太合适了因为它几乎不伤信号只伤噪声。等效模型上共模电感还有两个不能忽略的寄生参数绕组间寄生电容和漏感。寄生电容会把高频共模噪声直接耦合过去让电感在高频段失效漏感则会给差模信号增加一点滤波作用。所以选型时不能只看标称电感量要看完整的阻抗-频率曲线。2.3 共模电感、差模电感、磁珠、滤波电容的分工把这几个放在一起对比更容易理解器件对差模信号对共模信号典型使用场景共模电感影响很小只剩漏感高阻抗强抑制差分信号线、带地线的电源线对差模电感有串联阻抗主要靠漏感抑制电源输入滤波、低频滤波磁珠高频衰减影响信号边沿单端滤波效果有限电源噪声、非信号链路滤波电容增加容性负载需要和电感配合共模电感前后配对使用USB数据线上核心器件是共模电感USB电源线VBUS和GND上也建议同时用一组共模电感或电源滤波器防止电源线上的共模电流从线缆辐射出去。很多人只处理了D/D-没管VBUS和GND结果RE还是超标就是这个原因。3. 一套可复用的USB接口共模滤波电路与关键参数3.1 选型第一步看阻抗曲线而不是只看100MHz阻值共模电感的规格书里都会有一个典型参数比如“90Ω100MHz”或者“220Ω100MHz”。很多工程师直接拿这个数值去套其实不够。共模电感的阻抗是随频率变化的100MHz只是业界惯用的参考点。你要关心的第一件事是你的干扰超标频点在哪共模电感在那个频点上的阻抗是多少。比如你的干扰峰在80MHz选一颗在80MHz刚刚开始起阻抗的电感可能压不下去选一颗阻抗曲线在50MHz就明显抬升、在80MHz已经有几百欧姆的电感效果才明显。另一个很关键的点是自谐振频率。共模电感超过自谐振频率之后寄生电容占主导电感会变成电容滤波效果断崖式下跌。所以不能只挑阻抗高的还得保证它在你要滤的频段不要掉到谐振点之后。高速USB应用尤其要注意这一点厂商一般会在规格书里给出阻抗曲线图一定要找来看一眼。3.2 选型第二步额定电流和直流电阻不能忽略USB数据线上的共模电感额定电流不需要很大因为D/D-上主要是信号电流几十毫安就够。但如果你打算在VBUS和GND上也用共模电感就得认真看额定电流和DCR。USB 2.0标准里设备端最大可以吸取500mA电流一些带充电功能的接口甚至要求1.5A以上。共模电感的磁芯如果饱和电感量会骤降滤波效果大打折扣。同时DCR会造成压降。假设DCR是0.3Ω过500mA电流就是0.15V压降对5V供电来说还能接受如果DCR做到1Ω压降0.5V就可能触发欠压保护设备会变得极其不稳定。所以VBUS/GND上的共模电感我的习惯是选择额定电流大于实际工作电流两倍以上DCR尽量低于0.2Ω。Data线上的共模电感则更看重阻抗特性和寄生电容对额定电流不用太较真。3.3 参考电路USB 2.0 Full Speed接口滤波电路下面这张图是一个很通用的USB 2.0 Full Speed接口滤波电路适用于对成本不太敏感的工控类产品。D/D-上串联共模电感VBUS上串联磁珠GND直接回流后在连接器附近单点接入地平面屏蔽层通过高压电容接到机壳地。USB-A插座 主控/PHY VBUS ---- FB1(600Ω100MHz) ---- VBUS_IN ---- C4(10uF) -----GND D- ------ CMC1.Pin2 --------- D- D ------ CMC1.Pin4 --------- D GND ------ CMC2.Pin2 --------- GND Shell ---- C5(1000pF/2kV) ----- 机壳地PGND Shield --- 连接器外壳元件选择说明CMC1数据线共模电感90Ω或120Ω100MHzDCR≤0.3Ω封装建议0805或0603靠近USB连接器放置。CMC2VBUS/GND共模电感90Ω100MHz额定电流≥1ADCR尽可能小。FB1VBUS磁珠600Ω100MHz额定电流≥1A用来抑制电源线上的高频噪声。C4去耦电容10μF/16V放在VBUS进板后的位置。C5屏蔽层接地电容1000pF/2kV如果机壳地PGND和数字GND是同一个网络这个电容可以调整为0Ω电阻或直接短接但要注意地环路风险。3.4 配套的共模电容和终端匹配怎么放共模电感不是孤立工作的。为了把共模抑制效果拉满我一般会在共模电感的连接器侧或芯片侧加一对小电容到地构成一个“共模电感对地电容”的滤波结构。这根线的作用是把残余的共模高频电流引导到地回路上。但USB数据线上加电容要非常小心。USB规范对D/D-的对地容性负载有限制加得太多会导致信号上升沿变缓破坏信号质量。以Full Speed为例单根数据线上的总容性负载不宜超过50pF到100pF这个量级具体以你的芯片手册为准。所以我通常只在接口处加1pF到2.2pF的小电容并且把共模电感自带的寄生电容也算进去。终端匹配方面如果主控芯片内部没有集成串联电阻还需要在D/D-上各串一颗22Ω到33Ω的电阻。这个电阻的位置应该在主控端而不是连接器端。它的作用是匹配驱动器内阻降低信号反射跟共模电感的功能是互补的不要弄混。4. 原理图到PCB共模电感的位置和地回路决定成败4.1 共模电感要靠近连接器但也不能一味的近原理图上画好了PCB摆件才是真正见真章的地方。共模电感的位置有个基本原则尽量靠近USB连接器。目的是让板内产生的共模噪声还没往线缆方向扩散之前就被电感挡在内部同时让外部进来的共模干扰在进入主控之前被滤掉。但“靠近”不是“贴着”就行。共模电感的输入和输出之间要有明确的隔离。如果D从连接器进来经过共模电感之后又绕了一圈回到电感旁边前后的走线形成平行耦合那高频噪声可以直接跳过电感通过空间耦合跑到线缆上去电感白加。实际布线时我会让信号从连接器进来后先走一小段干净的直线到共模电感出电感后再向主控方向走。电感的输入输出焊盘两侧不要并行最好呈90度或夹角走线尽量避免前后耦合。4.2 D/D-走线的差分阻抗控制USB 2.0 Full Speed对差分阻抗的要求没有High Speed那么苛刻但依然建议按90Ω±10%的差分阻抗来控制D/D-走线。共模电感本身会有一定阻抗不连续所以它两侧的走线要尽量保持同样的线宽和间距不要把差分对在电感附近突然收窄或拉宽。另外D/D-要同层走线尽量平行、等长避免跨越分割区。如果板子上有多个地平面务必确保D/D-的下方有完整的地平面作为回流参考。回流路径一旦断裂共模电流会暴增前面所有的滤波措施都会事倍功半。我还踩过一个大坑为了散热在USB连接器附近铺了一大块铜皮铜皮离D/D-走线很近。这等于给信号线增加了很大的对地电容还让差分阻抗大幅偏离。后来把那块铜皮收掉信号质量才恢复。所以连接器附近不要随意铺大铜皮尤其是不要铺在差分走线正下方。4.3 屏蔽层接地和地环路处理USB连接器的屏蔽层怎么接经常被忽略却直接影响RE表现。有的产品把屏蔽层直接大范围接到数字地结果地平面上的噪声顺着屏蔽层跑到USB线缆上反而变成一个大天线。我的做法是如果产品是金属外壳屏蔽层通过1000pF/2kV的高压电容接到机壳地如果产品是塑料外壳没有独立机壳地那就把屏蔽层接到PGND再通过一个1MΩ电阻并联1000pF电容单点连接到数字地。这样既能泄放静电又能避免形成低频地环路。这里要提醒一点屏蔽层和数字地之间不要整条铺铜直连。直连会形成一个巨大的地环路外部磁场干扰、板内噪声都会通过这个环路面耦合到USB线缆上。很多人换了高级屏蔽线还是过不了RE根子就在这里。4.4 电源滤波电容的位置同样决定成败VBUS上的磁珠和去耦电容也要按“低阻抗回流路径”来摆。C4这颗10μF电容要放在磁珠之后、主控供电引脚之前并且电容的地引脚要直接打过孔到主控旁边的地平面不要绕到共模电感附近再接地。如果VBUS/GND上用了CMC2共模电感它的输出侧同样需要一颗小电容比如0.1μF用来给经过电感后的残余差模噪声提供一个低阻抗回路。电容太大或太小都会有副作用我这里给的是常规值具体还要结合你产品的供电纹波要求微调。5. 实测整改记录从超标6dB到余量8dB的过程5.1 整改前的测试数据拿我最近处理的一台带USB口工控设备说事。设备内部有一块STM32主控USB接的是Full Speed芯片通过一个标准USB-A座引出。第一次送测RE在120MHz和240MHz两个频点超了。120MHz超了大概6dB240MHz超了4dB其他频点贴着限值线走。最初板上对USB的处理是D/D-各串了一颗100Ω磁珠VBUS上只有一颗100nF电容连接器屏蔽层直接和数字地大面积相连。这套方案从原理图上看好像“加了东西”实际上对共模电流几乎没起到抑制作用。整改第一步我把D/D-上的磁珠换成了共模电感选的是90Ω100MHz、DCR 0.2Ω的型号同时在VBUS和GND之间增加了一颗共模电感。第二步把连接器屏蔽层与数字地断开改通过1000pF/2kV电容接到机壳地。第三步重新调整了电感的位置让输入输出走线不再平行靠近。5.2 整改后的对比第二次测试120MHz频点从超6dB变成了余量8dB240MHz频点也降到限值线以下10dB以上。整个30MHz到1GHz频段干净了很多最低的余量也有5dB。这个结果说明共模电感把共模电流那部分贡献压住了屏蔽层接地策略又消掉了地环路辐射两者叠加效果非常明显。我特意在整改后把磁珠方案又试了一遍只把磁珠换回去其他不动120MHz还是超只是超的量小了一点。这说明磁珠对共模噪声的抑制方向不对单靠损耗来硬压不可能像共模电感那样精准。5.3 信号质量验证不能只看辐射过了EMC过了不代表项目结束。每次改完滤波电路必须回头验证USB信号质量。我用示波器测了D/D-的眼图记录上升沿、下降沿、过冲和抖动。共模电感刚焊上去时Full Speed信号眼图还是很饱满的说明90Ω100MHz这个参数对USB FS影响不大。如果你改用了220Ω甚至更高阻抗的共模电感就要特别注意。虽然RE可能压得更狠但信号边沿容易变缓系统在高温或长线缆下可能出现枚举失败。我的原则是先选标称90Ω的型号实测余量不够再加到120Ω再不够才考虑220Ω同时必须重测信号质量。6. 实际项目中踩过的坑与选型经验6.1 坑一共模电感的额定电流不够导致饱和有一次我在VBUS和GND上选了一颗130Ω100MHz的小共模电感外形很小DCR也很低看着挺合适。结果产品满载运行时USB口开始出现随机断开测电流波形发现有明显的跌落。查下来原因就是那颗电感的额定电流只有500mA而设备实际工作电流到了700mA。磁芯饱和后电感量大幅下降滤波能力没了还因为磁芯损耗发热反而把周围元件烤得难受。后来换成额定电流1A以上的型号问题立刻消失。选电源路径上的共模电感额定电流这个参数比阻抗更重要。6.2 坑二共模电感选型太大导致停产前的信号完整性翻车另一个项目为了在RE测试里多留余量把共模电感从90Ω直接换成1kΩ。RE确实压得很漂亮余量达到12dB满以为能顺利量产。结果工厂那边导入后抽样测试发现部分设备在USB High Speed枚举时不稳定。原因很简单阻抗过高的共模电感通常匝数更多寄生电容和漏感更大差模信号也被影响。数据线的共模电感阻抗不是越高越好必须和你的USB速率、线缆长度、主控驱动能力一起看。USB Full Speed相对宽容USB High Speed对共模电感的要求会苛刻很多尽量选专为高速信号设计的低寄生电容型号。6.3 调试期的验证方法磁环法快速判断如果你不确定加共模电感有没有用我提供一个现场的快速验证方法拿一个卡扣式磁环直接夹在USB线缆靠近设备端的位置跑一遍RE。如果磁环夹上去之后超标频点明显下降说明问题确实出在USB线缆的共模电流上共模电感大概率有效。如果磁环夹上去没用问题可能出在屏蔽层接地、结构开槽或者板内差模辐射上。这时候不要盲目加共模电感先查回流路径和地环路往往能找到真正的元凶。6.4 一个小技巧兼容封装留给调试空间最后分享一个量产项目的小技巧。打样阶段共模电感的焊盘可以做成兼容封装例如数据线上兼容0603和0805两种封装的焊盘电源路径上兼容0805和1206两种封装的焊盘。这样调试时可以直接换不同阻抗、不同电流的样品不用重新打板。等测试数据固定之后再在正式BOM里锁定唯一料号。这个习惯帮我省了很多次改版推荐给做硬件的新人。USB接口的干扰问题说复杂很复杂说透了核心还是共模电流。共模电感这个东西用对了能把辐射压得很干净用错了会让你在信号完整性和EMC之间来回折腾。希望这篇实战笔记能帮你少走一段弯路。
