从理论到实践在LTspice中搭建并仿真一个半桥LLC谐振变换器附模型文件前几天一个做DCDC的同事问我在LTspice里怎么把半桥LLC谐振变换器跑起来说照着论文搭了个电路一仿真就发散。这个问题我刚接触LLC的时候也撞过后面摸索出一套从参数计算到模型搭建的完整流程用LTspice一步一步把半桥LLC谐振变换器搭出来并且能稳定出波形、看软开关、扫频率、估效率。这篇就把这套流程完整写出来从理论模型到能直接复现的仿真模型一次性讲透文末我也会说明模型文件的获取方式。整个过程不涉及复杂的数学推导但会把关键公式和参数计算过程交代清楚。搭建用的元器件也全部是LTspice内置模型和基础器件不需要额外安装库适合刚接触谐振变换器仿真的电源工程师、电子专业学生以及想验证LLC控制策略的嵌入式开发者。LTspice免费、轻量、跨平台在个人电脑上就能完成百瓦级功率级的开关电源仿真作为学习验证工具非常合适。1. 半桥LLC到底在仿真什么LTspice能不能扛住1.1 LLC拓扑凭什么成为电源界的“顶流”LLC谐振变换器这几年在中大功率电源领域几乎成了标配服务器电源、充电桩、车载充电机、适配器到处都能看到它的影子。核心原因有三个一是能在很宽的输入电压范围内保持较高的转换效率二是通过谐振腔的“软开关”特性让MOSFET在开关瞬间的电压和电流基本错开开关损耗大幅下降三是磁性元件集成度高变压器励磁电感直接参与谐振不用额外加太多无源器件。半桥LLC是LLC家族里结构比较经典的一种相比全桥LLC少了两颗管子相比LLC“复杂变体”更容易理解。半桥LLC的功率级由两只MOSFET、谐振电容Cr、谐振电感Lr、变压器励磁电感Lm、变压器以及输出整流电路组成。两只管子交替导通在桥臂中点SW产生一个幅值约为输入电压一半的方波这个方波驱动谐振腔谐振网络选出特定频率附近的能量传递给变压器副边最终通过整流滤波输出稳定的直流电压。我经常给朋友打一个比方谐振腔就像一个秋千方波是推秋千的人推的频率跟秋千的固有频率越接近摆幅就越大。LLC改变工作频率本质上就是改变“推秋千”的频率从而调节传递到副边的能量大小这就是PFM脉冲频率调制控制的基本逻辑。理解这一点整个仿真就成功了一半。1.2 LTspice搭建LLC的边界与优势LTspice是ADI原Linear Technology出品的SPICE仿真软件免费、功能强大、收敛性在同类工具里算非常不错的。很多人以为它只能仿真线性稳压器或者ADI自家的芯片实际上LTspice完全支持通用无源器件、半导体器件、压控开关、耦合电感甚至可以用文本方式嵌入任意SPICE模型所以搭建半桥LLC这种开关电路完全没有问题唯一的门槛是熟练使用各类基础指令和模型写法。有人可能会问为什么不直接用PSIM或者SIMPLIS这些软件对开关电源仿真确实更友好但它们是商业软件授权费用不菲。LTspice虽然对开关电源的“平均模型”仿真不如专用软件方便但做时域瞬态仿真、看开关波形、测软开关细节精度和实用性都足够而且仿真文件分享起来也方便别人装个LTspice就能打开。LTspice的学习资料也多遇到问题搜索一下基本都能解决这对入门者来说非常重要。不过LTspice也不是万能的。它对磁性元件的建模比较原始变压器用的是“耦合电感”模型没法直接输入匝比和磁芯参数另外它对大功率电力电子系统的仿真速度不如专用软件快。但半桥LLC这种规模完全在LTspice的能力范围内单点瞬态仿真几百毫秒就能跑完频率扫描也就是多跑几组数据的事。只要把模型整理得足够规范LTspice完全可以当主力仿真工具。2. 搭电路前必须搞懂的关键参数和计算2.1 谐振网络的两大频率和增益曲线LLC谐振网络由Lr、Cr和Lm组成其中Lm是变压器的励磁电感它和Lr、Cr共同决定谐振特性。这个网络有两个特征频率第一个是Lr和Cr的串联谐振频率fr1第二个是LrLm和Cr的串联谐振频率fr2分别对应公式。我在设计时习惯先定一个“额定工作点”通常让满载和额定输入电压时变换器正好工作在fr1附近。为什么选这个位置因为在fr1附近Lr和Cr串联谐振阻抗最低增益接近1谐振电流接近正弦变压器励磁电感不参与能量传递次级二极管电流在开关管关断时自然归零可以实现次级整流管的零电流关断ZCS效率表现最好。增益曲线怎么理解LLC的电压增益本质上是谐振网络的阻抗分压比。负载越重Q值越高曲线在谐振频率附近的凸起越尖锐负载越轻Q值越低曲线越平缓。设计的时候要让输入电压最低时工作点落在增益峰值附近输入电压最高时工作点落在谐振频率右侧也就是“感性区”这样才能保证全范围ZVS软开关。频率低于fr2后进入容性区这时开关管会硬开关并联的体二极管反向恢复损耗爆炸严重的直接炸管仿真中表现为波形异常发散。2.2 一个240W半桥LLC的参数计算实例我以手头一个实际做过的240W电源为例来算参数目标规格是输入电压400V前级PFC输出输出电压24V输出电流10A额定谐振频率100kHz。先算变压器变比半桥结构下SW点方波幅值约为输入电压的一半也就是200V考虑整流二极管压降大约1V副边需要输出约25V变压器原边到副边的匝比n约为8:1这个值可以先取整后面通过增益曲线微调。谐振电感Lr取38μH这个值初看是拍脑袋定的但配合谐振电容Cr取66nF算下来fr1约等于1除以2π乘以根号下Lr乘Cr结果约等于101kHz符合额定频率要求。励磁电感Lm取190μH这样Lm与Lr的比值约等于5这个比值是经验值兼顾了增益调节范围和ZVS实现难度。比值越大增益调节越平缓但励磁电流越小ZVS越不容易实现比值太小频率范围太宽磁性元件利用率降低。谐振网络的特征阻抗Zo等于根号下Lr除以Cr约等于24Ω。满载等效电阻方面把输出电阻折算到原边后大约是125Ω所以满载Q值约等于特征阻抗除以折算电阻约等于0.19。Q值0.19意味着满载时增益曲线平缓、凸起不高这有利于宽范围工作也说明参数选择是合理的。增益范围方面设计目标是最低增益0.95、最高增益1.2左右对应的最低频率大概在65kHz附近最高频率大概在180kHz附近这个频率范围就是后面扫描仿真要验证的内容。2.3 控制方式PFM变频到底在变什么LLC不像普通PWM变换器那样通过改变占空比调节输出而是通过改变开关频率来改变谐振网络增益。半桥LLC的占空比通常固定在接近50%但必须留出死区时间防止上下管直通。频率升高谐振网络增益下降输出电压降低频率降低增益上升输出电压升高。所以闭环控制逻辑就是输出电压偏高时提高频率偏低时降低频率。仿真中做开环验证时我通常直接用一个参数化脉冲源产生驱动信号把频率定义为参数freq通过改变freq的值来观察不同工作频率下的响应。等开环特性摸清楚了再考虑加环路反馈。LTspice里加闭环可以用比较器和误差放大器搭模拟电路也可以用行为级电压源直接写控制方程这一步对初学者来说难度偏大建议先把开环调明白再看闭环。3. 在LTspice中一步步搭建半桥LLC模型3.1 总体结构和元件选型打开LTspice新建原理图后我习惯先把功率级的四个关键元件区域规划好输入直流源、半桥开关网络、谐振腔和变压器、输出整流滤波。输入用V1电压源电压设为400V串联一个很小的电阻模拟线路阻抗。半桥开关管我用LTspice内置的MOSFET模型型号选IRFP450耐压500V带体二极管很适合这种400V输入的场合。如果读者用的LTspice版本里没有这个型号可以手写模型语句或者在外面并联一个二极管代替这个后面详细讲。谐振电容Cr用Cap元件容值66nF串联一个10mΩ的ESR模拟实际电容损耗。谐振电感Lr用Inductor元件感值38μH同样串联一个10mΩ电阻。不要小看这两个电阻它们能明显改善仿真收敛性数值上又不会对电路特性产生明显影响。输出整流二极管用MUR860超快恢复型反向恢复时间短比较贴合LLC次级整流的实际工况。输出电容用两个并联一个大容值电解电容1000μF一个小容值陶瓷电容100nF模拟实际电源的滤波组合。3.2 变压器建模为什么用K耦合而不是理想变压器LTspice里没有现成的“变压器”符号但可以通过耦合电感实现变压器功能。我用三个电感元件表示变压器原边电感Lp设置感值190μH对应励磁电感Lm副边有两组绕组用于全波整流每组感值等于原边电感除以匝比的平方也就是190除以64加微亨每组约3μH。然后放置一个K耦合元件把Lp、Ls1、Ls2三个电感都选进去耦合系数设0.999。K耦合的本质是建立磁通耦合关系耦合系数越接近1漏感越小。为什么不直接设成1SPICE求解器中K等于1的极限情况下某些迭代算法会出现奇异矩阵问题反而导致不收敛所以我习惯用0.999。这个值对应的漏感大约在几百纳亨级别对本电路影响可以忽略。如果需要更精确地建模漏感可以把漏感拆出来单独串联到谐振回路里比如在变压器原边串联一个独立电感。关于励磁电感再补充一句LLC的Lm不是额外加的电感它就是变压器原边的激磁电感。在仿真里我把Lp直接设置成Lm的值这是合理的建模方式因为实际变压器的原边电感本身就是Lm。谐振电感Lr则独立放置在谐振回路里对应实际变压器漏感不够用时外配的电感。3.3 驱动信号生成与死区设置半桥驱动是仿真里最容易出问题的地方。我最初直接给两只MOSFET的栅极各接一个对地脉冲源结果高边管完全没反应折腾了大半天才意识到问题半桥高边MOSFET的源极接在SW点栅极驱动电压Vgs实际是栅极相对源极的电压而不是栅极对地电压。如果高边信号源参考地当SW点被拉高到400V时高边栅极对地0V会导致Vgs变成负的400V模型直接报错或者工作点异常。正确的做法是把高边驱动电压源的负端接到SW点正端接高边管栅极这样输出电压就是栅极到源极的真实电压。低边驱动电压源则可以直接参考地。两个脉冲源的参数我在原理图编辑界面里用文本形式修改低边Vgs_low的PULSE语句为PULSE(0 12 0 100n 100n 4.8u 10u)高边Vgs_high的PULSE语句为PULSE(0 12 5.1u 100n 100n 4.8u 10u)。这里的10u是当前工作频率100kHz对应的周期4.8u是导通时间两个信号之间的300ns间隔就是死区时间。起始阶段建议先不用参数扫描直接把周期写死跑通一个工况确认器件连接和驱动逻辑都正确再改成参数化脉冲源加扫描命令。死区时间并不是越大越好死区太大会导致谐振电流换向时出现明显平台影响增益太小又有直通风险。300ns在当前参数下是合理的后续可以手动扫描死区大小观察波形变化。3.4 仿真命令和测量设置LTspice的仿真命令通过SPICE Directive添加。我一般先加瞬态分析指令.tran 0 5m 0 50n startup意思是仿真总时间5毫秒数据输出步长50纳秒使用startup让输入电压从0开始上升模拟实际电源上电过程。startup对启动冲击电流的观察非常有价值但会拖慢仿真速度如果只看稳态波形可以在后面加.option跳过初始暂态。为了测量效率我还会加两条MEAS指令。.meas TRAN Pout AVG V(out)*I(Rload)用于计算输出功率平均值.meas TRAN Pin AVG -V(Vin)*I(Vin)用于计算输入功率平均值两者相除就能得到效率。因为输入电压源V1的正端节点命名为Vin电流方向需要确认一下我习惯把电流方向调成从源流出为正所以用负号修正。LTspice的波形查看器可以直接点击网络节点查看电压波形点击器件引脚也可以查看电流波形。右键单击波形标签可以选择显示平均值、RMS值、峰值等运算效率、纹波这类指标不用导出数据也能快速评估。4. 从波形到数据仿真结果怎么看4.1 稳态波形解读ZVS和ZCS怎么判断跑完5毫秒瞬态仿真打开波形窗口我首先看SW点电压和原边谐振电流。把光标定位到后面几毫秒的稳态区域放大波形能看到SW点电压在0V和400V之间方波切换谐振电流则接近正弦。如果电路工作状态正常电流过零和SW点电压翻转之间有明显的重叠区这就是ZVS的实现窗口。判断MOSFET是否实现ZVS最直接的方法是看MOSFET的Vds波形和栅极驱动波形的时间关系。理想的ZVS状态是在栅极驱动信号来临之前Vds已经下降到接近0VMOSFET体二极管先导通续流随后MOSFET在零电压条件下开通。在LTspice波形窗口中我把高边管和低边管的Vds、Vgs拉出来对比发现400V输入电压下开关管Vds在死区时间内提前降到零说明设计参数下的工作状态是合理的。次级整流二极管的ZCS如何观察看流过二极管的电流波形如果电流在下一个周期来临前自然降到零说明工作在电流断续的临界状态二极管是零电流关断反向恢复损耗很小。这个特性在轻载时会自然消失频率升高后谐振电流会提前过零二极管关断电流不再是零这是正常现象实际设计允许轻载时ZCS退化。4.2 频率扫描看增益曲线为了验证不同负载和频率下的增益特性我把脉冲源周期做成参数化格式驱动器周期引用参数{1/freq}。在SPICE Directive中写入指令.step param freq 60k 180k 10kLTspice就会自动跑出13组不同频率的瞬态仿真。每次仿真都从零开始会非常耗时间我一般先把总时间改为1毫秒然后通过MEAS指令采集最后的稳定电压最后把测量结果在波形窗口中以V(out)显示。频率扫描的输出电压曲线非常直观低频率段输出电压高高频率段输出电压低整个变化趋势和理论增益曲线基本吻合。我这里跑出来60kHz时输出大约27V180kHz时输出大约18V说明当前参数能覆盖24V额定输出的调节范围。如果扫描曲线在某个频率附近出现跳变那大概率是进入了容性工作区需要结合SW点和谐振电流的相位关系进一步确认。扫描过程中还有一个细节值得注意满载和半载的增益曲线形态差异很大。我建议至少跑两组负载条件对比一组满载一组10%轻载这样能看出Q值变化对增益范围的影响后面设计反馈环路时会更清楚该预留多宽的频率范围。4.3 效率初估和损耗分布用前面写的MEAS指令计算输入输出平均功率可以得到效率。一个模型理想程度偏高的仿真电路满载效率通常在95%以上因为只考虑了导通损耗和二极管压降没有开关损耗、磁芯损耗、驱动损耗等。如果仿出来的效率低于90%说明某一个环节的模型可能设错了比如二极管的压降参数异常、ESR设置过大或者死区时间不合理。想看损耗集中在哪可以分别查看MOSFET的瞬时功耗波形表达式写法是V(drain,source)*I(M1)然后取平均。我实测过满载时每颗MOS管的平均损耗只有零点几瓦输出整流二极管的损耗占了总损耗的大头这跟实际LLC电源特性一致效率瓶颈往往在次级整流电路所以很多高效率设计用同步整流代替二极管。仿真模型也可以验证这个思路把二极管换成理想开关后效率会明显提升。5. 常见问题速查表和避坑经验5.1 仿真不收敛、慢得像蜗牛怎么办LTspice仿真LLC最常见的报错就是“时间步进太小”直接不收敛或者跑了几十分钟进度条纹丝不动。这个问题我踩过无数次核心解决思路是给理想器件加寄生参数。先检查电感和电容有没有串联小电阻哪怕1mΩ都行再检查驱动源有没有设置上升下降时间零跳变的脉冲是最容易触发数值振荡的实在不行就在SPICE Directive里加.option Trtol1提高解算精度或者把仿真器切换到Alternate解算器。启动冲击也是导致仿真慢的元凶。加了startup后100kHz频率下5毫秒要跑500个周期如果步长设置太小就是上百万个点。我的经验是先跑一个粗步长比如200ns快速看趋势确认电路能正常工作后再把步长改细看细节。另外频率扫描时不要用太小的频率间隔先粗扫找到兴趣区再局部加密扫描。5.2 开关管模型和SPICE模型导入的坑LTspice自带的半导体库虽然丰富但有时需要导入第三方的SPICE模型。导入方法很简单把模型文件里的.model或.subckt语句复制到原理图里放置一个通用符号然后在符号属性里填入模型名称或者子电路文件名。前提是模型语法跟SPICE3兼容有些厂商提供PSpice的模型里面的某些语法LTspice认不出来报错会提示unknown schematic syntax这类信息。如果是PSpice模型语法不兼容我通常先去厂商官网找LTspice专用版本找不到就手动改把不支持的语法替换成SPICE3的标准写法。改模型这件事说来话长这里只建议新手先不要碰复杂子电路模型用LTspice内置器件把拓扑跑通再逐步替换高精度模型。另外模型导入后一定要检查工作点确认静态偏置和预期一致很多不收敛问题都是模型引脚定义和符号不匹配造成的。5.3 LTspice文件管理和输出文件清理LTspice保存原理图后会自动生成一个.asc文件仿真后还会产生.raw波形文件、.log日志文件、.net网表文件。很多用户看到目录里多出来好几个文件就以为软件出问题了实际上这是正常现象。.asc是可以分享给别人的源文件.raw是波形缓存删掉后重新仿真会再生成.log里记录了仿真器输出信息包括报错和测量结果排查问题时要养成看.log的习惯。我在分享模型文件时一般只发布.asc文件对方只要安装了LTspice就能直接打开。为了减小文件体积还可以把原理图里的仿真指令精简到最少去掉不必要的.option和调试测量语句。如果你想要我这份半桥LLC仿真源文件直接按上面的步骤搭建也能得到完全一样的模型或者留言留下邮箱我会把整理好的.asc文件和相关说明打包发出来。5.4 从开环到闭环的扩展思路开环仿真跑通之后很多人会想加一个反馈环路让输出电压受负载和输入电压扰动时能自动调整。我建议先用经典的“光耦加TL431”的结构把采样电路、误差放大器和压控振荡器用LTspice的通用器件搭出来这种直接对应实际硬件设计后续移植到样机时改动最小。LTspice里同样可以用电压控制振荡器模型替代用行为源VCO写一个频率对电压的线性关系模拟PFM控制的核心行为。更进一步的玩法是把控制环路参数做小信号扫频用LTspice的.ac分析配合周期平均模型评估环路增益和相位裕度。这一步比较进阶但做电源设计的早晚要碰LTspice完全可以胜任。我个人的体会是先花一个星期把开环LLC仿真摸透再去碰闭环和环路补偿绝对比直接看论文推导收益快得多很多“隐约觉得不对劲”的原理在波形面前几秒钟就明白了。仿真不是为了出几张好看的图而是逼你把每一个参数和每一个波形都解释清楚这个习惯带给我实际开发的价值远超那几行LTspice命令本身。
