1. 从立创EDA到Cadence封装迁移这件事到底卡在哪画过板子的人大概都经历过这种纠结立创EDA的元件库确实香拖出来就能用封装、3D模型、引脚定义一应俱全但公司或者项目要求用Cadence Allegro出图于是问题来了——立创EDA的封装怎么搬到Allegro里去很多人第一反应是找转换工具或者直接去网上搜“AD转Allegro”结果发现大部分教程要么只讲了原理图转换要么只讲了PCB转换封装库这一块语焉不详。更坑的是有些教程让你在AD里导出ASCII格式但没告诉你哪些选项必须勾、哪些绝对不能勾照着做出来的封装要么焊盘丢了要么丝印跑到十万八千里外。我自己在这个流程上反复折腾过好几轮从最初的手动重建封装到后来摸索出一套相对稳定的转换链路中间踩的坑足够写一本小册子。这篇文章就把整个流程拆开来讲清楚重点放在AD封装转Allegro封装这个环节同时把ASCII保存时那些容易翻车的细节一并说透。不管你是刚接触Cadence的新手还是已经用了一段时间但封装库一直靠手动建的“老油条”这套方法都能帮你省下大量重复劳动。先明确一个前提这里说的“AD封装”指的是Altium Designer格式的PCB封装库.PcbLib而立创EDA的封装可以导出为AD格式所以整个链路是立创EDA → AD格式封装 → Allegro封装。原理图部分OrCAD Capture和PCB部分Allegro的关联逻辑也会顺带讲清楚毕竟封装最终是要在Allegro里用的脱离PCB环境谈封装没有意义。2. 转换前的底层逻辑为什么不能直接导入2.1 两种工具的数据模型差异Altium Designer和Cadence Allegro虽然都是PCB设计工具但它们对“封装”这个概念的底层数据组织方式完全不同。AD的封装库是一个独立的二进制文件里面每个封装包含焊盘、丝印、阻焊、助焊、3D体等信息焊盘本身又嵌套了Pad Stack的定义。而Allegro的封装Package Symbol简称.dra文件是基于Padstack独立管理的每个焊盘是一个单独的.pad文件封装文件通过引用这些.pad来组装。这就意味着转换过程不是简单的“文件格式转换”而是数据模型的重建。AD里一个焊盘的所有参数形状、尺寸、钻孔、层设置需要被拆解成Allegro能理解的Padstack结构丝印和阻焊层需要映射到Allegro对应的Subclass3D模型基本不用想肯定丢。2.2 为什么ASCII格式是唯一可行的桥梁Allegro本身不认AD的.PcbLib文件但它认一种中间格式——ASCII格式的封装描述文件。Altium Designer恰好支持将封装库导出为ASCII格式.txt或.PCBLib的ASCII版本这个文件里用文本方式描述了封装的几何信息。Allegro的PCB Editor里有一个“Import → CAD Translators → Altium”的功能可以读取这种ASCII文件并尝试重建封装。但这里有个关键点不是所有AD封装都能成功转换。异形焊盘、复杂的嵌入式3D体、自定义的Pad Shape、多层堆叠的焊盘结构这些在转换过程中大概率会出问题。所以转换前的筛选和预处理非常重要不能一股脑全导。2.3 立创EDA封装导出到AD的注意事项立创EDA专业版支持将元件导出为AD格式操作路径一般是选中元件 → 导出 → Altium Designer格式。导出的文件通常是一个压缩包里面包含.PcbLib和.SchLib。这里要注意几点立创EDA的焊盘命名规则和AD不完全一致导出后建议在AD里打开检查一遍确认焊盘编号和网络名没有乱码。立创EDA的3D模型导出到AD后往往变成一个简单的Extruded Body这个在转Allegro时会被丢弃不用太在意。如果立创EDA的封装里用了自定义的焊盘形状比如圆形焊盘带切角导出到AD后可能变成多边形近似转Allegro时容易出错建议提前在AD里改成标准形状。3. AD端操作ASCII保存的每一步都有讲究3.1 打开封装库并确认焊盘完整性在AD里打开从立创EDA导出的.PcbLib文件先别急着导出ASCII。第一步是逐个检查封装重点看三件事焊盘编号是否连续且无重复。立创EDA导出的封装偶尔会出现焊盘编号跳号或者重复的情况这在Allegro里会导致引脚映射错误。焊盘是否都在正确的层上。多层焊盘Multi-Layer在AD里是通孔焊盘转Allegro时会变成Through Hole Padstack单层焊盘Top Layer是表贴焊盘转成Surface Mount Padstack。如果层设置错了转换后焊盘会消失。丝印层是否有多余的文本或线条。AD的丝印层Top Overlay在Allegro里对应Silkscreen_Top但AD里的一些设计规则标记、器件高度标注等非丝印元素也会被带过去建议提前删掉。3.2 ASCII导出的正确姿势确认封装没问题后在AD里选择File → Export → PcbLib或者直接在PcbLib面板里右键选择Export。关键来了导出对话框里有一堆选项哪些必须勾、哪些不能勾直接决定转换成败。必须勾选的选项Include Pad Stack Information这个不勾焊盘尺寸和钻孔信息全丢转出来就是一堆没有焊盘的丝印框。Include Net Information虽然封装本身不带网络但有些封装的焊盘上会残留网络名勾上可以避免Allegro导入时报网络冲突。ASCII Format这是核心二进制格式Allegro读不了。绝对不能勾的选项Include 3D Body Information勾了会让ASCII文件体积暴增而且Allegro根本不认AD的3D体纯属浪费时间。Include Design Rule InformationAD的设计规则和Allegro完全不兼容勾了会导致导入时大量报错。Include Embedded Library这个选项会把整个库的索引信息塞进去Allegro解析时会混乱。还有一个隐藏坑点单位设置。AD默认可能用mil也可能用mm导出ASCII时一定要确认单位和你后续Allegro环境的单位一致。我一般统一用mil因为Allegro的Padstack默认也是mil省得来回换算。3.3 导出后的文件检查ASCII文件导出后用文本编辑器打开看一眼。文件开头会有版本信息和单位声明往下翻能看到每个封装的描述块。重点检查焊盘定义部分是否有Pad关键字后面跟着形状和尺寸。丝印部分是否有Track或Arc关键字坐标是否合理。文件末尾是否有完整的结束标记。如果发现某个封装的焊盘定义缺失或者坐标明显异常比如全是0说明导出时出了问题需要回到AD里重新检查该封装。4. Allegro端导入从ASCII到可用的.dra4.1 导入前的环境准备在Allegro里导入AD的ASCII文件之前有几件事必须先做好设置好Padstack的默认路径。Allegro导入时会自动生成.pad文件这些文件需要有个存放位置。建议在项目目录下建一个padstacks文件夹并在Allegro的User Preferences里把padpath指向这个文件夹。确认Allegro的版本兼容性。AD导出的ASCII格式版本如果太新老版本Allegro可能读不了。我实测下来Allegro 17.2及以上版本对AD ASCII的支持比较好16.6也能用但偶尔会有焊盘丢失的情况。关闭不必要的设计规则检查。导入过程中Allegro会尝试应用默认的DRC规则如果封装里有不符合规则的元素比如丝印压焊盘会弹出一堆警告。建议先在Setup → Constraints里把DRC关掉导入完成后再手动检查。4.2 执行导入操作在Allegro PCB Editor里选择File → Import → CAD Translators → Altium。弹出的对话框里需要设置几个关键参数Input File选择AD导出的ASCII文件。Output Directory选择封装文件的输出目录一般就是你的项目库目录。Default Padstack Path指向刚才建的padstacks文件夹。Units必须和AD导出时的单位一致选错会导致尺寸放大或缩小。Import Options这里有几个子选项建议只勾Create Padstacks和Create Symbols其他如Import Netlist、Import Rules全部取消。点击OK后Allegro会开始解析文件。这个过程可能需要几分钟取决于封装数量和复杂度。导入完成后会在输出目录下生成一批.dra文件和对应的.pad文件。4.3 导入后的验证与修复导入完成不代表万事大吉必须逐个打开.dra文件检查。我一般按以下顺序验证第一步焊盘检查。打开封装后用Tools → Padstack → Modify Design Padstack查看每个焊盘的参数。重点看焊盘形状是否正确圆形、矩形、椭圆形。尺寸是否和AD里一致误差超过0.05mm就要警惕。钻孔尺寸是否正确特别是通孔焊盘。焊盘的层设置是否完整表贴焊盘应该只在Top层有定义。第二步丝印检查。Allegro的丝印层是Silkscreen_Top和Silkscreen_BottomAD的丝印转换过来后可能跑到其他Subclass上。用Display → Color/Visibility打开所有层确认丝印线条在正确的层上。如果发现丝印跑到Assembly层或者Place_Bound层需要手动改层。第三步Place Bound检查。Allegro用Place_Bound_Top来定义器件的占位区域AD的封装转换过来后这个区域往往是空的或者不准确。建议手动绘制一个矩形Place Bound大小比器件本体略大即可。这个步骤虽然繁琐但对后续PCB布局时的DRC检查很重要。第四步原点设置。AD封装的原点可能在任意位置Allegro里需要把原点设置在器件中心或者第一脚位置。用Setup → Change Drawing Origin来调整一般建议放在器件几何中心。5. 那些教程不会告诉你的避坑细节5.1 焊盘编号丢失的根因这是最常见的问题导入Allegro后焊盘全在但编号全变成PAD1、PAD2这种默认名或者干脆没有编号。根本原因是AD的ASCII文件里焊盘编号的存储方式和Allegro的解析逻辑不匹配。AD里焊盘编号是Designator比如1、2、A1、B2。导出ASCII时这些编号会被写在Pad描述块里。但Allegro导入时如果ASCII文件的格式版本不对或者焊盘描述的顺序有问题就会导致编号解析失败。解决办法有两个一是在AD导出前把所有焊盘的Designator改成纯数字去掉字母这样兼容性最好二是在Allegro导入后手动用Tools → Padstack → Rename来重新编号。如果封装引脚不多手动改反而更快。5.2 异形焊盘的降级处理立创EDA里有些封装用了异形焊盘比如USB Type-C的引脚焊盘是长条形带圆角或者某些功率器件的焊盘是自定义多边形。这些焊盘在AD里可能显示正常但导出ASCII时会变成近似多边形导入Allegro后形状严重失真。我的处理方式是在AD里就把异形焊盘替换成标准形状。比如长条形焊盘用Obround椭圆形多边形焊盘用Rectangle近似。虽然损失了一点精度但保证了转换的成功率。如果确实需要异形焊盘建议在Allegro里手动重建用Shape工具绘制。5.3 单位不一致导致的尺寸灾难这个问题隐蔽性很强。AD导出ASCII时如果单位是mm而Allegro导入时选了mil结果就是所有尺寸乘以39.37焊盘间距变成几十毫米整个封装完全没法用。预防措施很简单在AD和Allegro里统一用mil。AD的默认单位可以在Preferences → PCB Editor → General里改Allegro的单位在Setup → Design Parameters → Design里改。两边都设成mil后再执行导出和导入基本不会出问题。如果已经导错了也不用重新来。在Allegro里用Tools → Padstack → Scale功能把所有焊盘尺寸按比例缩放回来即可。但丝印和Place Bound的坐标需要手动调整比较麻烦。5.4 多层焊盘的层映射错误AD里的多层焊盘Multi-Layer在Allegro里应该对应Through Hole Padstack但导入后有时会变成Single Layer Padstack导致焊盘只在Top层显示Bottom层和中间层没有铜。检查方法是打开Padstack Editor看焊盘的层定义里是否有BEGIN LAYER、END LAYER、INTERNAL LAYER。如果只有TOP说明映射错了。修复方法是在Padstack Editor里手动添加缺失的层定义或者重新导入并确保AD里焊盘的层设置是Multi-Layer。6. 转换后的封装在OrCAD与Allegro中的关联使用6.1 OrCAD Capture里的引脚映射封装转好了最终是要在OrCAD Capture里和原理图符号关联的。这里有个容易忽略的点OrCAD的引脚编号必须和Allegro封装的焊盘编号一一对应。比如一个SOP-8的芯片OrCAD符号里引脚编号是1到8Allegro封装里的焊盘编号也必须是1到8。如果封装里焊盘编号是A1到A8关联时就会报错。所以前面强调焊盘编号要改成纯数字就是为了这一步。在OrCAD里右键元件 → Edit Part → 在Pin属性里确认Number字段和封装焊盘编号一致。如果不一致要么改原理图符号要么改封装焊盘编号两边必须统一。6.2 Allegro里的封装调用在Allegro PCB Editor里封装通过Netlist导入或者手动Place来调用。导入Netlist时Allegro会根据OrCAD里指定的封装名去库路径里查找对应的.dra文件。所以需要确保.dra文件放在Allegro的psmpath指向的目录下。.pad文件放在padpath指向的目录下。封装名和OrCAD里指定的名字完全一致大小写敏感。如果Allegro找不到封装会报Package not found错误。这时候检查库路径设置或者用Place → Manually手动放置看列表里有没有目标封装。6.3 更新封装后的同步问题有时候封装需要修改比如焊盘尺寸调整了或者丝印位置变了。修改完.dra文件后需要重新生成.psm文件Allegro的封装索引文件然后在PCB里用Tools → Update Symbols来更新已放置的器件。这里有个坑如果PCB里已经布好线了更新封装可能会导致走线断开或者DRC报错。建议在更新前先备份更新后仔细检查连接性。另外如果封装名变了更新时会找不到对应关系需要手动重新关联。7. 批量转换的效率技巧与常见问题速查7.1 批量处理多个封装如果一个项目里有几十个封装要转逐个操作太慢。我的做法是在AD里把所有封装放在一个.PcbLib里一次性导出ASCII。在Allegro里用Import功能批量导入生成一批.dra文件。写一个简单的Allegro Skill脚本批量执行原点设置、Place Bound绘制、丝印层检查等重复操作。Allegro Skill虽然学习曲线陡但批量处理时能省大量时间。网上有一些开源的Skill脚本可以参考比如批量改原点、批量生成Place Bound的稍微改改就能用。7.2 常见问题速查表问题现象可能原因解决方式导入后焊盘全部消失ASCII未勾选Pad Stack Information重新导出确保勾选该选项焊盘尺寸放大39.37倍单位不一致mm vs mil统一单位后重新导入或用Scale功能修复焊盘编号变成PAD1/PAD2AD里焊盘Designator含字母改成纯数字后重新导出丝印跑到Assembly层层映射错误手动改层到Silkscreen_Top通孔焊盘只有Top层有铜多层焊盘映射错误在Padstack Editor里添加缺失层Allegro找不到封装库路径未设置或封装名不匹配检查psmpath和padpath确认封装名一致更新封装后走线断开焊盘位置或尺寸变化更新后重新布线或使用Gloss修线7.3 什么情况下建议手动重建虽然转换流程能解决大部分问题但以下几种情况我建议直接手动重建封装反而更快封装引脚数少于10个且形状简单。封装包含异形焊盘或复杂机械结构。转换后修复时间超过15分钟。封装对精度要求极高比如BGA、细间距QFN。手动重建虽然费时但能保证封装质量避免后续PCB出问题。特别是BGA这种焊盘间距小、引脚多转换过程中哪怕一个焊盘偏移0.01mm都可能导致焊接不良。8. 个人实操体会转换不是终点验证才是这套流程我用了大概两年多从最初的每次转换都提心吊胆到后来形成固定的检查清单中间最大的体会是转换工具能帮你省时间但不能帮你省验证。每次转换完成后我一定会做三件事第一用Allegro的DRC检查一遍封装看有没有间距违规第二把封装放到一个测试PCB上和实物器件或者规格书对比尺寸第三在OrCAD里关联原理图符号确认引脚映射无误。这三步做完才敢把封装放进正式项目库。还有一个经验建立自己的封装库版本管理。每次转换或修改封装后记录版本号和修改内容避免不同项目用了不同版本的同一个封装导致混乱。我一般用Git管理封装库每次修改提交一次方便回溯。最后说一个容易被忽略的点立创EDA的封装更新频率很高有时候同一个元件在不同时间导出的封装会有细微差异。如果项目周期长建议在项目开始时就把所有封装转换好并冻结版本不要中途重新导出否则可能出现封装不一致的问题。
