systemVerilog 复习第一天——sv的仿真时间调度机制、enum、string、logic、数组、clock blocking
文章目录sv的仿真时间调度机制Time literalformattimescaleEvents RegionsVerilog的赋值连续赋值过程赋值eventprocesstime-solt为什么要引入event region调度机制详解简要流程图表总结sv的一些语法特性自动推断长度支持string、real等logicstringarray定宽数组动态数组clock b…
2026/9/21 17:11:37