上篇聊了嵌入式Linux系统开发。这篇聊FPGA——在机器人领域FPGA正在成为高性能计算和实时控制的关键硬件。面试中FPGA相关的题目通常集中在FPGA和CPU/GPU的区别、硬件描述语言基础、时序约束、以及在机器人中的典型应用场景。FPGA是什么FPGAField-Programmable Gate Array是现场可编程门阵列。跟CPU执行软件指令不同FPGA是通过配置逻辑单元来实现硬件电路——你可以把它理解成可以编程的芯片。每次配置后FPGA内部就形成了一个定制的数字电路。FPGA的核心结构CLBConfigurable Logic Block可配置逻辑块实现组合逻辑和时序逻辑的基本单元互联矩阵连接各个CLB的可编程布线资源IO Block输入输出块连接外部信号Block RAM片上存储块用于数据缓存DSP Slice专用的乘加运算单元适合信号处理PLL/MMCM时钟管理模块生成和分配时钟主流FPGA厂商XilinxAMD收购后叫AMD-Xilinx、Intel收购Altera后、Lattice低功耗FPGA、国产的紫光同创、安路科技等。机器人领域最常用的是Xilinx的Zynq系列——它把ARM处理器和FPGA逻辑集成在一颗芯片上。FPGA vs CPU vs GPU这是面试必考题。三者的本质区别CPU是通用处理器通过指令流水线执行软件程序。优势是灵活性高可以跑任何算法。劣势是串行执行并行度有限。GPU是众核处理器有成千上万个小核心。优势是大规模并行计算比如矩阵乘法。劣势是编程模型受限SIMT不适合复杂控制逻辑延迟不确定。FPGA是硬件电路逻辑在物理层面并行执行。优势是确定性延迟纳秒级、真正的并行不同逻辑块可以同时工作、低功耗只实现需要的功能。劣势是开发周期长、调试困难、不适合复杂软件算法。在机器人中的分工CPU做高层决策和通信GPU做深度学习推理FPGA做传感器数据预处理和实时控制。三者互补不是替代关系。举个具体的性能对比假设要对1280x720的图像做Sobel边缘检测。CPU用OpenCV单线程约需5msGPU用CUDA约需0.3msFPGA实现流水线约需0.01ms但延迟固定为几个时钟周期。功耗方面CPU约10WGPU约30WFPGA约2-3W。在电池供电的移动机器人上FPGA的功耗优势很明显。但FPGA的开发周期是CPU的10-100倍——所以只把计算密集且算法固定的部分放到FPGA上。硬件描述语言FPGA用硬件描述语言HDL编程。主流的有两种Verilog和VHDL。Verilog语法类似C语言入门容易但容易写出有bug的代码。VHDL语法严格类型检查强不容易出错但写起来啰嗦。现在业界Verilog用得更多但很多欧洲公司特别是军工和航空仍然用VHDL。HDL编程跟软件编程有本质区别你在描述硬件电路不是写执行步骤。一个always块Verilog或process块VHDL描述的是电路行为不是顺序执行的代码。理解并行执行和时钟驱动是入门的关键。// 简单的D触发器Verilog always (posedge clk) begin if (reset) q 1b0; else q d; end // 计数器 always (posedge clk) begin if (reset) count 8d0; else if (enable) count count 1b1; end时序约束FPGA设计中最容易出问题的地方是时序。时序约束告诉综合工具电路需要在什么时钟频率下正确工作。关键概念建立时间Setup Time时钟边沿到来前数据必须稳定的最小时间保持时间Hold Time时钟边沿到来后数据必须保持稳定的最小时间最大频率Fmax设计能正确工作的最高时钟频率时序裕量Slack实际时序与约束之间的差值正数表示满足约束时序违例是FPGA调试中最常见的问题。面试中被问到时序问题能从建立时间和保持时间两个角度分析就很好。解决方法流水线化设计把组合逻辑拆分成多级每级之间插寄存器、减少关键路径延迟、调整布局布线约束。跨时钟域设计是另一个容易出问题的地方。当信号从一个时钟域传到另一个时钟域时比如100MHz的FPGA逻辑和200MHz的DDR接口可能出现亚稳态metastability——信号在时钟边沿附近变化导致触发器输出不确定。解决方法两级同步器对单比特信号、异步FIFO对多比特数据、握手协议对控制信号。面试中问跨时钟域怎么处理这三个答案基本就覆盖了。FPGA在机器人中的应用场景传感器数据预处理。激光雷达的点云数据、高速相机的图像数据数据量大但处理逻辑相对固定。用FPGA做前端的滤波、降采样、特征提取可以大幅减轻CPU的负担。比如一个16线激光雷达每秒产生30万个点FPGA可以在数据到达CPU之前就完成坐标变换和无效点过滤。电机控制。FPGA可以实现纳秒级的电流环控制——这是CPU做不到的。在高性能伺服驱动器中FPGA负责PWM生成、电流采样、位置解码编码器接口控制周期可以低至1微秒。通信协议加速。EtherCAT从站控制器、自定义高速接口协议都可以在FPGA中实现。Xilinx的Zynq系列把ARM和FPGA集成在一起ARM跑LinuxROS2FPGA实现EtherCAT从站一颗芯片搞定。面试要点FPGA的开发流程。RTL编码Verilog/VHDL→ 功能仿真Testbench→ 综合Synthesis把RTL转成门级网表→ 布局布线Place Route→ 时序分析Timing Analysis→ 生成比特流Bitstream→ 下载到FPGA验证。每个步骤都有对应的工具Vivado、Quartus等。仿真为什么重要。FPGA不像软件可以先跑起来再调——每次修改后综合布局布线可能需要几十分钟到几小时。所以必须在仿真阶段充分验证。Testbench要覆盖所有边界条件和异常情况。FPGA的功耗问题。FPGA的功耗跟设计的复杂度直接相关——未使用的逻辑也会消耗静态功耗。在机器人中电池供电的场景需要仔细优化功耗关闭不用的时钟域、使用门控时钟、选择低功耗的IO标准。AXI总线协议。在Zynq这类SoC FPGA中ARM和FPGA之间通过AXIAdvanced eXtensible Interface总线通信。AXI有五种通道写地址、写数据、写响应、读地址、读数据支持突发传输和乱序响应。理解AXI是做Zynq开发的基础——自定义IP核必须通过AXI接口跟ARM交互。面试中可能让你画出AXI的读写时序。给你的建议如果你想入门FPGA建议从Xilinx的Zynq-7020开发板开始比如Digilent的Zybo或Zedboard。Zynq集成了ARM Cortex-A9和FPGA可以同时学习嵌入式Linux和FPGA开发。学习路径先学Verilog基础语法和仿真ModelSim或Vivado Simulator然后做几个小项目LED控制、UART收发器、SPI控制器再学AXI总线ARM和FPGA之间的通信接口最后做一个完整的Zynq项目比如ARM通过AXI控制FPGA中的自定义外设。HDL编程的思维转换是最难的。软件工程师习惯了顺序执行但FPGA是并行的。建议先理解时钟驱动和寄存器传输级RTL的概念再开始写代码。不要试图用软件思维写硬件——这是初学者最常犯的错误。推荐的学习资源HDLBits在线Verilog练习平台、Xilinx的Free Video Training Series、OpenCores上的开源IP核可以学习别人的设计。实际项目中Vivado的ILAIntegrated Logic Analyzer是最好的在线调试工具——可以在FPGA运行时实时观察内部信号比示波器方便得多。上一篇第324篇 嵌入式Linux系统开发下一篇预告第326篇 嵌入式AI推理TensorRT与NCNN端侧部署
