PLFM_RADAR10.5GHz 相控阵雷达 AERIS-10 的完整开源实现【免费下载链接】PLFM_RADAROpen-source, low-cost 10.5 GHz PLFM phased array RADAR system项目地址: https://gitcode.com/GitHub_Trending/pl/PLFM_RADARPLFM_RADAR代号 AERIS-10是一套开源的 10.5GHz 相控阵雷达系统涵盖射频硬件设计、FPGA 实时信号处理、STM32 固件和 Python 上位机界面面向想真正动手搭建相控阵雷达的高校研究人员、无人机开发者和 SDR 进阶爱好者。这个项目能帮你解决什么商业雷达只卖整机不给设计AERIS-10 把原理图、PCB、FPGA 代码、固件和上位机全部开放你可以看懂一台相控阵雷达的完整实现而不只是调用 API。想验证波束赋形、脉冲压缩、多普勒处理等算法但没有射频平台项目提供可综合的 Verilog 工程、单元测试和仿真数据可以先在软件环境里跑通链路。硬件能力分档清晰AERIS-10N 为 3km 探测距离版本8x16 贴片天线AERIS-10E 为 20km 版本32x16 介质填充开槽波导天线16 块 10W GaN 功放板。需要说明的能力边界项目处于 Alpha 阶段功能仍在迭代没有现成的整机装配手册适合有一定 PCB 焊接和调试基础的人。从 0 到 1 的运行路径第 1 步获取代码git clone https://gitcode.com/GitHub_Trending/pl/PLFM_RADAR第 2 步准备工具链纯软件验证Python 3.12仓库开发环境按pyproject.toml配置GUI 依赖见9_Firmware/9_3_GUI/下的requirements_*.txtFPGA 修改Vivado固件修改STM32 工具链GCC硬件制作按 4_7_Production Files 中的 Gerber 和 BOM/CPL 下单原理图在 4_6_Schematics第 3 步最小验证建议先不动硬件在9_Firmware/9_2_FPGA/tb/下运行 Verilog 测试平台如tb_radar_receiver_final.v或执行9_Firmware/9_2_FPGA/run_regression.sh回归脚本GUI 侧可用test_radar_data.csv回放已有数据。预期结果测试平台波形与golden/参考数据一致GUI 画出距离-多普勒图。第 4 步深入模块按自己的技术栈切入FPGA 链路从radar_system_top.v出发固件从 9_1_3_C_Cpp_Code 的main.cpp出发硬件从主板原理图RADAR_Main_Board.sch出发。核心能力拆解信号处理链FPGA9_2_FPGA 目录是整条数字链路。ADC 采集后依次经过 NCO 下变频nco_400m_enhanced.v、CIC/FIR 抽取滤波cic_decimator_4x_enhanced.v、fir_lowpass.v、脉冲压缩frequency_matched_filter.v、matched_filter_processing_chain.v、多普勒 FFTdoppler_processor.v、xfft_16.v、MTI 与 CA-CFAR 检测mti_canceller.v、cfar_ca.v最后经 USB 送 PC。每个模块都有对应tb_*测试平台和formal/下的形式验证工程scripts/提供按 50T/200T/TE0712/TE0713 不同开发板区分的 Vivado 构建 TCL。适合 FPGA 工程师和 DSP 背景读者。射频与天线链路硬件主板集成 DAC9708发射 chirp 生成、LTC5552 上下混频器、4 片 ADAR1000 移相器16 通道收发波束赋形、ADTR1107 收发前端和 XC7A50T FPGA时钟链由 AD9523 分发到 ADF4382 频率合成器、DAC、ADC 和 FPGA。两块天线阵8x16 贴片、32x16 开槽波导的文件分别在 Antennas 下。各板叠层结构见 4_4_Board Stack-up。适合射频工程师。系统管理与固件STM329_1_Microcontroller 包含完整的 noOS 驱动层SPI、I2C、UART、DMA 等和外设驱动AD9523、ADF4382A、ADAR1000、DAC5578每通道 PA 偏压闭环校准、ADS7830Idq 电流与温度监测、GPS/IMU/气压计/步进电机。tests/目录针对具体缺陷和边界条件编写了 20 多个单元测试如看门狗配置、过温急停、SPI 片选时序。适合嵌入式开发者。GUI 与数据处理Python9_3_GUI 维护了多代界面当前活跃版本为 V65Tk与 V7PyQt6提供 Range-Doppler 图、地图叠加、目标表格、诊断页和回放模式tests/cross_layer/还包含 STM32 配置与 FPGA 约束之间的跨层一致性检查。适合 Python 开发者。实际使用场景教学演示波束赋形用5_Simulations/中的阵列方向图脚本array_pattern_Kaiser25dB_like.py等配合slot_layout_taper32.csv槽口布局向学生展示 Kaiser 加权下的旁瓣抑制效果无需上射频硬件。无人机避障雷达原型基于 AERIS-10N 短程版本复用 ADAR1000 移相链和 FPGA 检测流水线替换检测门限与跟踪逻辑即可做成避障感知单元。验证新雷达波形仓库的 chirp 内存加载模块chirp_memory_loader_param.v和多段匹配滤波器支持换波形实验5_Simulations/DAC_ReconstructionFilter/提供了 chirp 重建设计与 CSV 生成脚本可在 DAC 前级仿真验证。关键参数与验证结果参数AERIS-10NAERIS-10E工作频率10.5 GHz10.5 GHz最大探测距离3 km20 km天线8x16 贴片阵列32x16 介质填充开槽波导电扫范围±45°俯仰/方位±45°机械扫描步进电机 360°步进电机 360°输出功率约 1W × 1610W × 16QPA2962 GaN可确认的验证状态见 docs/index.html回归测试MCU 宿主回归 15/15 通过FPGA 单元与集成回归 18/18 通过时序基线路由后 WNS 0.058 ns50T 生产板约束天线方向图仿真结果保存在5_Simulations/Heatmap_Kaiser25dB_like.png等图中配套脚本可直接复现资源导航与贡献入口docs/架构说明architecture.html、实现日志、上电调试计划bring-up.html、测试报告与发布说明4_Schematics and Boards Layout/原理图、PCB 布局与量产 Gerber/BOM9_Firmware/9_2_FPGA/Verilog 源码、测试平台、形式验证与构建脚本9_Firmware/9_3_GUI/Python 上位机与数据回放5_Simulations/天线、滤波器、波导等仿真脚本与数据CONTRIBUTING.md目录约定、分支流程和 PR 检查要求许可方面硬件为 CERN-OHL-P软件为 MIT见 Licence常见问题没有射频硬件能否参与可以。FPGA 侧有完整的 tb 测试平台和形式验证工程GUI 侧可用test_radar_data.csv做回放演示MCU 固件有独立单元测试三条线都不依赖实物。搭建一套硬件成本大概什么量级仓库未给出官方报价。成本取决于版本选择10N 与 10E 的天线和功放配置差异明显、PCB 加工和元件采购渠道建议先按4_7_Production Files/中对应版本的 BOM 询价评估。修改硬件设计需要遵守什么硬件文件受 CERN-OHL-P 许可约束可自由使用、修改和销售但需保留版权声明、以相同许可分发修改版并公开源码形式的设计文件。README 同时建议硬件变更先给出仿真结果和测试数据。当前项目完成度如何状态标记为 Alpha功能持续开发中。工程文档显示当前阶段为Pre-Hardware Readiness即板卡到货前的就绪准备回归测试与约束清理已有明确基线。下一步克隆仓库后先读 docs/architecture.html用 30 分钟建立系统级认识。选一个与你技术栈匹配的入口tb 测试平台、GUI 回放或固件单元测试跑通一次最小验证。在5_Simulations/里复现一张天线方向图把仿真结果与仓库内图片对照确认工具链可用后再考虑深入修改。【免费下载链接】PLFM_RADAROpen-source, low-cost 10.5 GHz PLFM phased array RADAR system项目地址: https://gitcode.com/GitHub_Trending/pl/PLFM_RADAR创作声明：本文部分内容由AI辅助生成（AIGC），仅供参考
