做摄像头项目OV7670是个绕不开的老熟人。这颗三十万像素的CMOS传感器到今天依然是FPGA入门、图像采集、实时处理最常用的训练平台。它的配置接口走的是SCCB协议很多人一上来就对着数据手册发懵SCCB和I2C到底差在哪为什么用FPGA写状态机比单片机模拟更顺手这篇文章就围绕“SCCB协议 OV7670配置 FPGA实现”这条主线把协议帧格式、时序参数、Verilog状态机、上板调试踩坑整条链路拆开讲清楚。适合正在做FPGA图像项目、或者想搞懂串行配置协议本质的开发者参考哪怕你是第一次接触摄像头模块跟着思路走也能把配置跑通。1. 项目概述OV7670和SCCB是怎么凑到一起的1.1 这个项目到底在做什么OV7670是OmniVision推出的一款VGA分辨率640x480CMOS摄像头市面上大量“OV7670模块”用的就是它。模块上除了镜头和感光芯片基本就是几个引脚电源、地、SIO_C配置时钟、SIO_D配置数据以及输出图像的XCLK、PCLK、VSYNC、HREF、D0-D7。其中SIO_C和SIO_D走的协议就是SCCB全称Serial Camera Control Bus是OmniVision自家定义的串行控制总线专门用来读写芯片内部寄存器。这个项目本质上是做两件事第一用FPGA的普通IO模拟出SCCB时序把OV7670的寄存器配置写进去比如输出RGB565、设置分辨率、调整时钟分频、开关自动曝光等第二在配置完成之后再通过PCLK和HREF把图像数据同步采回来送去显示或者做后续处理。很多人拿这颗摄像头练手车牌识别、边缘检测、简单目标跟踪虽然分辨率不高但作为算法验证平台完全够用。为什么偏偏用FPGA因为OV7670模块分为带FIFO和不带FIFO两种。带FIFO的版本比如加了AL422可以先把一帧数据存起来单片机慢慢读不带FIFO的版本PCLK来了你必须实时采走否则行数据直接丢。FPGA正好擅长这种高速并行采样每个PCLK上升沿采8位数据再用双口RAM或者内部FIFO缓冲后续丢给图像处理模块。可以说FPGA 不带FIFO的OV7670是性价比和学东西含量都比较高的组合。1.2 为什么不用I2CSCCB特殊在哪先说结论SCCB和I2C底层电气特性非常像都是两根线、开漏/推挽配合上拉、主从结构但协议细节有差异。差异点不在于“能不能通用”而在于帧结构和应答机制。I2C发送一个字节后从机返回一个ACK位主机能立刻知道从机在不在、数据收没收到。SCCB没有传统意义的ACK位它在每个8位字节后面跟一个“不关心位X位”这个位没有明确应答含义双方都可以不驱动总线靠上拉电阻保持在高电平。所以FPGA做SCCB时没法像I2C那样通过检测ACK来判断成功只能靠回读寄存器来验证。另外I2C支持“重复起始位”SCCB的读操作在实际工程里更常被实现成“先发一个写序列停止再发一个读序列”的两段式结构。这一点对状态机构造影响很大。我一开始用I2C主机状态机直接改发现读回来的数永远是0xFF后来仔细抠手册才发现问题就出在这几个细节上。所以这篇博文里我会把SCCB的帧结构和I2C的差异单独拎出来讲这是最容易踩坑的地方。在实际工程中很多国产FPGA板卡、黑金、安路、高云的开发板资料里都会给一个基于SCCB的OV7670例程但大多只给了代码没解释时序为什么这么写。这个项目适合自己完整推一遍因为配置端就是一个标准的有限状态机FSM设计既能练串行协议理解又能练时序约束是FPGA入门到进阶之间很好的一个台阶。2. SCCB协议拆解从帧格式到时序参数2.1 SCCB的起始、停止和“三阶段写传输”SCCB通信靠SIO_C时钟和SIO_D数据两根线。空闲时SIO_C保持高电平SIO_D由上拉电阻拉高。一次传输的开始条件是SIO_C为高时SIO_D发生高到低的跳变停止条件是SIO_C为高时SIO_D发生低到高的跳变。这个和I2C的起始/停止条件几乎一样所以很多逻辑可以直接复用。写一个寄存器SCCB手册上叫“3阶段写传输”一共要发27个SCCB位阶段内容位数第1阶段从机ID地址0x42 X位9位第2阶段寄存器子地址8位寄存器地址 X位9位第3阶段寄存器写入数据8位 X位9位每一个阶段内部都是“8位数据 1位不关心位”。数据都是MSB先行也就是先发最高位。X位的处理方式很关键主机在这一位释放SIO_D总线也就是把输出使能关掉让SDA引脚变成高阻态总线电平由上拉电阻维持在高电平。从机ID地址这块特别容易错。OV7670数据手册里写的是7位地址0x21但SCCB传输时是8位形式写地址是0x420x21左移1位读地址是0x430x21左移1位再加1。很多初学者会直接把0x21发出去结果设备完全不响应。2.2 读操作两段式实现比I2C更直接SCCB读寄存器比I2C麻烦一点。从实用角度FPGA实现读操作最常见、也最稳的方案是拆成两个序列先发一个写序列起始 - 0x42 X - 寄存器地址 X - 停止再发一个读序列起始 - 0x43 X - 主机读取8位数据 X - 停止第一个序列告诉OV7670“我要读哪个寄存器”第二个序列告诉OV7670“现在把数据放上总线”。中间那个停止不需要是严格意义的停止本质上是让SIO_D先释放再重新拉低进入下一段。手册上画读时序时有时会在读取数据的8位之后画两个X位不少初学者被这个“2个X位”绕晕。实际含义是从机把8位数据发完后总线要释放主机如果还要继续操作也要保持高阻整个过程相当于给了总线一段“恢复时间”。FPGA里实现时我习惯在读数据阶段结束后直接进停止条件只要SIO_D不冲突就行。2.3 时序参数400kHz不是唯一答案SCCB和I2C一样属于慢速控制总线。OV7670的SIO_C最高支持约400kHz但工程上我更推荐从100kHz-200kHz起步。原因很简单控制寄存器配置本来就很短一帧图像要写几十个寄存器总共几千个位慢一倍也就多花几百微秒完全感觉不到但时钟慢下来之后时序余量大大增加布线电容、端口上下拉不一致带来的问题会少很多。FPGA侧需要关注的几个时序参数按最保守的写法来SCL半周期假设要用50MHz系统时钟产生400kHz的SCCB时钟一个完整周期是2.5us半周期就是62个50MHz时钟周期。建立时间数据必须在SCL上升沿之前稳定至少留出几十纳秒FPGA里用“SCL低电平期间改数据”的做法天然满足。保持时间SCL上升沿之后数据要保持一段时间同样在状态机里把数据更新放在下降沿即可。这些参数在代码里不一定要精确到纳秒级因为两个SCL半周期之间有完整的时钟计数足够宽。真正要注意的是别把SCL频率推到1MHz以上我之前在调试时图省事把分频系数改小结果OV7670时不时不响应降回400kHz以内立刻稳定。3. FPGA实现详解从状态机到Verilog代码3.1 系统级引脚规划FPGA和OV7670之间的接口除了SCCB两根配置线还有图像数据线。一个典型的顶层引脚规划如下OV7670引脚方向FPGA侧作用说明SIO_C输出SCCB时钟建议加4.7k上拉到3.3VSIO_D双向SCCB数据建议加4.7k上拉FPGA侧用inout端口XCLK输出摄像头主时钟常用24MHz可由FPGA分频产生PCLK输入像素时钟每个有效沿输出1像素VSYNC输入帧同步上升沿/下降沿标记新一帧开始HREF输入行同步为高表示当前像素有效D0-D7输入8位像素数据与PCLK对齐采样这里有个经验SIO_C和SIO_D的上拉电阻一定要加。很多开发板模块上已经有上拉但如果你自己飞线、自己画底板忘了上拉会导致SCCB回读全是0xFF或者偶发失败。XCLK我习惯用PLL把系统时钟分频出24MHz给摄像头因为OV7670内部很多时序参数是以XCLK为基准的比如PCLK分频、曝光时钟等XCLK不稳图像帧率就不稳。3.2 为什么用状态机来控制SCCBFPGA里模拟SCCB本质就是写一个主状态机。之所以不推荐用纯计数延时“硬凑”波形是因为配置一个寄存器要经历“起始 - 发ID - 发地址 - 发数据 - 停止”五个阶段每个阶段又要逐位发送如果不用状态机代码会乱成一团而且后续想改成回读寄存器、加错误重试几乎没法维护。状态机设计我分成两层外层是“传输控制状态机”负责组织整个写寄存器事务内层是“发送字节状态机”负责把8位数据加1位X位按顺序送出去。分层的最大好处是复用ID地址、寄存器地址、数据都是同样的8位X结构内层字节状态机写一次外层调三次就行。外层状态机的典型状态IDLE等待配置请求空闲时SIO_C为高、SIO_D释放。START产生起始条件即在SIO_C为高期间拉低SIO_D。SEND_BYTE调用内层字节发送逻辑每发送完一个字节就切换到下一个待发字节。STOP产生停止条件即在SIO_C为高期间拉高SIO_D。DONE拉高完成信号回到IDLE。3.3 核心Verilog代码一个可综合的SCCB写寄存器模块下面这段代码是“发送字节”部分的核心逻辑省略了外部状态机的握手信号重点看bit_cnt、scl_phase、half_cnt三个变量的配合。half_cnt控制SCL半周期scl_phase区分SCL低/高电平阶段bit_cnt记录已经发送完的位数。// SCCB 单字节发送核心 // 目标把 tx_byte 的8位按MSB先行发出再发1位 dont care(X) // SCL 的半周期为 HALF 个系统时钟默认62对应50MHz-约400kHz localparam HALF 62; reg [6:0] half_cnt; reg scl_phase; // 0: SCL低电平阶段, 1: SCL高电平阶段 reg [3:0] bit_cnt; // 0~8已经发送完成的位数 reg tx_run; // 字节发送使能 reg tx_done; // 当前字节发送完成 reg [7:0] tx_byte; // 待发送数据 reg sda_oe; // SIO_D输出使能 reg sda_out; // SIO_D输出数据 assign sio_d sda_oe ? sda_out : 1bz; always (posedge clk or negedge rst_n) begin if (!rst_n) begin sio_c 1b1; sda_oe 1b0; sda_out 1b1; half_cnt 0; scl_phase 0; bit_cnt 0; tx_done 1b0; end else if (tx_run) begin tx_done 1b0; if (half_cnt HALF - 1) begin half_cnt 0; if (scl_phase 0) begin // SCL 低电平结束拉高 SCL让数据稳定 sio_c 1b1; scl_phase 1b1; end else begin // SCL 高电平结束拉低 SCL准备下一位 sio_c 1b0; scl_phase 1b0; if (bit_cnt 8) begin // 第9位(X位)已经走完整个字节结束 tx_done 1b1; tx_run 1b0; end else begin bit_cnt bit_cnt 1; if (bit_cnt 7) begin // 8位数据已发完下一位是X位释放总线 sda_oe 1b0; end else begin // 按MSB先行发送 sda_out tx_byte[7 - bit_cnt]; sda_oe 1b1; end end end end else begin half_cnt half_cnt 1; end end end这段代码的核心思想是SCL低电平期间改数据SCL高电平期间保持数据。bit_cnt等于7时表示8个数据位已经发完下一个低电平阶段要把SDA释放以便X位通过上拉维持高电平。等bit_cnt从7递增到8再走完一次SCL高电平整个字节的9个位就全部结束了。外层状态机调用它很简单每次要发一个字节先把tx_byte赋值然后拉高tx_run等待tx_done脉冲拉低tx_run再切换到下一个阶段。发完ID地址、寄存器地址、数据三个字节之后执行停止条件一次写寄存器操作就完成了。写寄存器完整流程的伪顺序IDLE等待cfg_start信号。STARTSIO_C为高SIO_D拉低产生起始条件。发送字节1tx_byte 8h42即OV7670写地址。发送字节2tx_byte reg_addr。发送字节3tx_byte reg_data。STOPSIO_C为高SIO_D拉高产生停止条件。拉高cfg_done一个寄存器配置完成。如果要做寄存器回读就按照第2节讲的两段式先做上面1-6步发0x42和寄存器地址然后重新走START发送0x43接着把SDA方向切为输入在每个SCL高电平期间采样SIO_D收集8位数据最后释放总线并停止。3.4 配置顺序和图像采样端的配合SCCB配置本身只是项目的一部分真正的难点在于配置完之后图像那边能不能稳定出图。OV7670上电后的推荐配置顺序大致是上电后延时至少1ms让芯片内部电源稳定。写寄存器COM70x12为0x80触发软件复位再延时1ms以上。按需求配置输出格式、分辨率、时钟分频、自动曝光/白平衡等寄存器。如果没图像优先检查XCLK是否有24MHz时钟PCLK是否在翻转再回头查SCCB配置。这个顺序很多人会忽略第一步和第二步之间的延时。我见过一个现象SCCB波形看起来完全正常回读寄存器也都写进去了但图像就是不出后来在复位后加了一小段延时图像立刻正常。OV7670内部有些逻辑在复位后需要时间重新初始化配置软件复位后立刻接着写别的寄存器偶尔会被吞掉。图像采样端的关键是同步D0-D7的数据是在PCLK的某个边沿采样的具体采上升沿还是下降沿通过寄存器0x15或者根据你的模块手册配置。FPGA里最稳妥的做法不是直接在PCLK沿上采而是把PCLK打两拍做跨时钟域同步再用同步后的PCLK作为采集时钟防止亚稳态导致数据偶尔错位。很多“花屏、闪条”问题翻来覆去查寄存器配置最后发现是PCLK和HREF的沿对齐问题。4. 调试实录常见问题与排查技巧4.1 先抓SCCB波形再动寄存器我第一次调OV7670时有个特别蠢的教训代码写完发现图像全黑第一反应是猛改寄存器参数改了一下午毫无进展。后来用逻辑分析仪抓SIO_C和SIO_D才发现发送0x42之后SIO_D根本没有被释放一直是低电平。原因很简单我把发送数据的那位存到了tx_byte但忘了在X位释放总线导致后续字节全部错位。所以调试SCCB的第一步永远是抓波形。SCCB只有两根线、频率又不高普通的USB逻辑分析仪就能看清楚。重点看以下几点起始条件和停止条件是否完整SIO_C为高时SIO_D有没有正确的跳变。每个字节是不是9个位数一下8个数据位后面的X位是不是高阻/高电平。0x42的8位值对不对应该是0100 0010MSB先行。三个字节之间的SCL是否连续有没有被外部干扰拉低的毛刺。如果手头没有逻辑分析仪也可以用Vivado自带的ILA集成逻辑分析仪直接抓FPGA内部信号比如sio_c、sio_d、state、bit_cnt。ILA抓内部信号比外部逻辑分析仪还方便因为你能看到状态机当前停在哪个状态能直接判断是卡死、误触发还是数据错误。4.2 常见问题速查表我把自己和身边人常踩的坑整理成了一张表排查时按顺序过一遍现象可能原因排查方法SCCB写寄存器无反应回读全为0xFFSIO_D没有上拉从机供电异常用万用表量SIO_D空闲电平正常应为3.3V左右回读寄存器始终为0x00从机地址发错或把7位地址直接发出去了确认发送0x42写地址读地址用0x43有些寄存器写不进去有些能SCCB时钟过快时序裕量不足把SCCB频率降到100kHz-200kHz再试波形正常但图像全黑XCLK没起振或复位后延时不够用示波器/ILA确认XCLK有24MHz时钟图像花屏、颜色错乱输出格式和采集端RGB格式不一致回读相关格式寄存器确认RGB565还是RGB555图像有横条纹或滚动HREF、VSYNC极性不对或者PCLK采样沿不对检查寄存器配置尝试换PCLK上升/下降沿采样上电一段时间后偶尔死机电源纹波大或SCCB被中断干扰给模块加10uF去耦电容SCCB配置期间关中断第四条“有些寄存器写不进去”特别值得展开。OV7670有些寄存器是有保护或者需要特定配置顺序的比如软件复位寄存器写过之后芯片会有一段时间不接受外部配置。另外如果SCCB时钟超过400kHz太多从机内部采样可能跟不上表现为随机丢寄存器。这种情况只抓波形看不出来因为波形电平都对就是写入结果不对。降频是最快的验证办法。4.3 回读寄存器是最靠谱的验证手段SCCB没有传统ACK所以“写成功”和“写失败”从波形上很难一眼区分。最靠谱的验证方式是回读配置完某个寄存器后再通过SCCB把它的值读出来和预期的值比对。这也是为什么前面强调读操作要在FPGA里实现而不只是写操作。回读寄存器时注意读到的是8位数据但有些寄存器的高位是保留位回读值可能不是完整等于写入值需要按数据手册的位定义去对比。我习惯在调试阶段把回读结果通过串口或JTAG打印出来每配置一个关键寄存器就回读一次这样能快速定位是哪个寄存器没写进去。另外OV7670有些寄存器是只读的比如版本号寄存器。你可以读一个只读寄存器看看返回值是否合理既验证了读通路又验证了从机地址。我常用的验证寄存器是PID/VERSION产品ID号如果读出来不是手册上的固定值说明SCCB通路还有问题。4.4 和其他平台对比FPGA处理SCCB的优势在哪很多人会问STM32单片机也可以模拟SCCB为什么非要FPGA一方面是因为不带FIFO的OV7670输出数据是实时的单片机做实时采集要么靠外部FIFO缓冲要么占用大量CPU时间FPGA用PCLK驱动一个简单的采集状态机就能把数据不断写入内部存储。另一方面FPGA做SCCB状态机完全并行不影响图像采集的“即时性”。如果你后面想接STM32H743这类高性能MCU比较通用的做法是FPGA负责把OV7670配置好同时完成图像采集和预处理然后把处理好的一帧数据通过FMC总线并行发给MCU。这时候FPGA里再保留一个SCCB模块用途就不只是上电配置了还可以动态调节摄像头的曝光、增益、白平衡MCU侧通过FMC给FPGA下发寄存器地址和值FPGA再转成SCCB时序。这个构型在实际项目里很常见相当于把SCCB从“一次性配置工具”升级成了“实时控制通道”。调试这种链路时优先保底先用FPGA上电把OV7670配置成固定参数确认出图正常再跑MCU下发参数的通道每次只改一个寄存器并回读确认。不要一上来就做几十个寄存器的动态调节查问题会查到怀疑人生。提示SCCB是慢速协议FPGA综合时不需要对它做严格的时序约束只要保证系统时钟稳定即可。但PCLK、HREF这类图像数据线建议在XDC里加set_input_delay约束告诉工具数据到达的时间窗口否则高速采样时可能出现偶发错位。个人实际调试下来的体会是SCCB这件事代码量不大难的是把协议细节和上板现象对起来。如果你正在写OV7670配置模块先不要急着把几千个寄存器一次性铺开准备一个简单的回读计数器每写完一个寄存器就读一次直到确认通路完全正常再逐条配置图像参数。最后分享一个小技巧给状态机加一个超时保护如果SCCB一段时间内没有完成发送就自动回到IDLE这样即使硬件出现异常FPGA也不会死等在某个状态里排查问题时会轻松很多。
