GPT-6 Astra 开始画 PCB 这个消息我朋友圈和几个硬件群整整热闹了两天。有人发了个表情包说硬件工程师连夜打开 Cadence 准备反攻也有人冷静分析这不就是把 Allegro 的自动布线换成 AI 来调度。作为在电子行业折腾了十来年的硬件工程师我的看法可能跟两边都不太一样AI 对软件工程师的冲击是结构性的对硬件工程师的冲击是工具性的。这句话怎么理解以及为什么这么判断这篇文章想把这个逻辑讲透——从 GPT-6 Astra 到底做了什么到 PCB 设计里那些 AI 做不了的事再到硬件和软件两个岗位的危机性质差异最后聊聊我们这群人接下来该怎么发展。这篇文章适合正在做硬件、嵌入式或者刚开始学 PCB 设计准备入行的新人也包括那些看着 AI 写代码写得飞快、心里发虚的软件工程师。我不写那种AI 时代你必须掌握的十大技能的鸡汤只讲实际发生的事和实际可以做的事。1. GPT-6 Astra 开始画PCB它真正的突破在哪里1.1 不是画一张图而是打通了完整设计链先看 GPT-6 Astra 这次发布里最核心的点它能画 PCB指的绝对不是生成一张看起来像电路板的图片而是打通了一条从原理图到制造文件的完整数据链。从公开的技术资料看它有几步能力是关键性的能解析标准 EDA 工程文件包括主流的 Cadence Allegro、Altium Designer 以及嘉立创 EDA 等工具的原理图和 PCB 文件能理解原理图里的网络连接关系也就是网表 Netlist把每个电气上应该相连的点对应到物理封装上能基于网表和封装信息做自动布局和自动布线也就是把逻辑连接关系转化为物理走线能输出符合生产规范的文件包括各层 Gerber、钻孔文件、物料清单甚至还能给出一份设计审查报告整套流程里最让我在意的是最后一点AI 不是画个示意图给你看它输出的是可以直接发给板厂生产的文件。这意味着 AI 已经进入了设计→制造的真实链条而不只是停留在概念演示层面。不过这里有个容易被忽略的细节输出文件和文件能成功做成板子之间隔着整个物理世界的制造工艺。你让 AI 生成一份 Gerber 很容易但这份 Gerber 到了板厂能不能做出来、做出来良率怎么样、阻抗是否达标、EMC 能不能过这是另一码事。这个差距后面我会详细拆。1.2 和传统 EDA 工具的本质差异交互方式变了决策方式也变了传统 EDA 工具是什么本质上是画图工具 规则检查器。工程师画一条线软件帮你检查这条线有没有违反设计规则比如线宽不够、间距太近、过孔孔径太小。它替你执行规则但规则本身、布局策略、布线策略都是人定的。GPT-6 Astra 这类 AI 工具不一样的地方在于它把交互方式和决策方式同时改变了。交互方式上你可以用自然语言描述需求比如把电源模块放在板子左下方晶振靠近MCU走线优先保证高速信号等长AI 能理解这些话并转化为具体操作。这跟当年命令行到图形界面、再到菜单操作的进化路径是类似的门槛大幅降低。决策方式上传统自动布线器靠的是暴力搜索加约束求解它能找到一条符合规则的路但常走得很丑、很绕。AI 模型在大量人工设计数据上训练过它生成的布线方案更接近人类工程师的习惯——比如关键信号优先、电源路径加宽、避免 90 度角。这就相当于你请了一位见过很多板子的初级工程师在旁边帮你画而不是用一台没有审美的机器在硬算。但这里必须泼一盆冷水AI 见过的板子再多它也没亲手把一块板子拿去板厂然后因为 EMC 不过关回来改了三次版。这种隐性经验恰恰是硬件设计里最值钱的东西。2. 硬件工程师 vs 软件工程师风险性质完全不同2.1 软件工程师的危机是结构性的先说软件工程师那边。大家焦虑不是没道理的因为大模型对软件开发的冲击确实更直接、更猛烈。软件世界里的生产资料是代码而代码的本质是纯逻辑、纯数字。AI 在纯数字世界里的迭代速度没有物理上限训练数据也极其充足——GitHub 上公开的代码仓库数以亿计Stack Overflow 上有海量问答。模型在这些数据上学到的代码模式已经足够覆盖大量日常开发场景。前端页面、业务 CRUD、接口封装、测试用例、脚本工具这类工作模板化程度高、重复性强原本就是初级软件工程师的主要产出现在用对话就能生成而且生成质量还不错。再加上 Cursor、Copilot 这类工具已经把 AI 直接嵌入开发流程很多公司已经在用 AI 辅助甚至主导部分开发工作。软件工程师的岗位危机是结构性的意思是基础代码生成这个环节的价值在快速归零整个职业金字塔的底座正在被抽空。这不是说所有软件工程师都没饭吃而是说行业对人的需求结构会变——只写常规代码的人会很难受能做系统架构、有领域深度、能搞定复杂业务逻辑的人依然值钱。2.2 物理世界给硬件工程师的三重护城河再回来看硬件工程师这里面有个本质区别硬件设计永远要面对物理世界而物理世界给硬件工程师挖了三道 AI 很难跨过去的护城河。第一道护城河是物理规律的不可简化性。电磁兼容、信号完整性、散热、机械应力、串扰、地弹、环路面积这些不是靠训练数据就能完美建模的。每个项目的 PCB 板框不同、器件布局不同、叠层不同AI 可以给出理论上正确的建议但它无法预测你实际打样回来的板子在高低温、强干扰环境下会不会出问题。这些只能靠实测、靠整改经验去解决。第二道护城河是制造与供应链的脏活属性。硬件工程师在画板之外的很大一部分工作是在跟元器件供应商、跟板厂、跟贴片厂打交道。很经典的一个场景你辛辛苦苦画完板子准备投产结果发现核心芯片停产了、某颗电容的交期要十六周、板厂说这个线宽工艺做不了。这些事是纯数据世界里不存在的也是 AI 目前无法替代你打电话、发邮件、去现场沟通的。第三道护城河是试错成本的巨大差异。软件有 bug修一下提交代码几分钟到几小时就能重新部署硬件出了问题改一版 PCB 的周期通常是两到四周费用从几千到几万不等如果涉及认证测试重新过一遍 EMC、安规又是几周甚至几个月的周期。这么高的试错成本决定了硬件设计里一次做对的能力极其重要而一次做对靠的是无数踩坑换来的经验。我认识的一位做电源的朋友看到 GPT-6 Astra 演示画反激电源 PCB 的视频后说了一句特别到位的话它能把这板子画出来但是 EMC 整改那三个月它来试试看。这句话背后的分量做过硬件的人都能懂。3. 拆解PCB设计AI能做三成但最难的三成它做不了3.1 层叠设计与阻抗控制能算但算得对不对是另一回事把 PCB 设计的完整流程拆开来看第一关就是层叠设计。以最常见的四层板为例经典叠层结构是顶层走信号第二层走完整地平面第三层走电源平面底层走信号。这个结构的好处是信号层紧贴参考地平面回流路径短电源和地之间天然形成平行板电容有助于电源完整性。六层板通常在第三层增加一个信号层叠层变成信号-地-信号-电源-地-信号的结构给高速信号提供更好的隔离。选多层板不只是因为信号多更关键的是为了给高速信号提供连续的参考平面和可控阻抗。这里就涉及阻抗控制了。以 FR4 板材为例相对介电常数一般在 4.2 左右1oz 铜箔厚度约 35 微米如果要做一个 50 欧姆的单端微带线线宽大概在 18 到 22 mil 左右具体取决于介质层厚度。同样条件做 100 欧姆差分对线宽和线距要联合调整。实际项目的阻抗计算工程师通常用 Polar SI9000 这类专业工具并且会把板厂的叠层参数表拿过来作为输入而不是自己拍脑袋定线宽。AI 在这个环节能做什么它能帮你不翻书就算出理论值也能给你一个看起来标准的叠层建议。但问题是实际板材的介电常数会随频率变化板厂实际压合的介质厚度有工艺公差残铜率会影响阻抗均匀性。你拿着 AI 给的线宽做出来阻抗实测可能偏了 3 到 5 欧姆对于高速接口来说这就是不合格。所以这种算得出来但算得对不对取决于工艺的事AI 只能做参考最终要用板厂反馈的实际叠层参数来定。3.2 布局布线的经验溢价回流路径、环路面积这些坑AI看不见层叠定完之后是布局布局是硬件设计里最体现手艺的地方。我见过太多新手以为布局就是把器件摆得整齐一点其实布局的好坏直接决定后面布线的成败。一套经验丰富的布局逻辑大概是这样的先按信号流向分功能区输入接口在板子一端处理电路在中间输出在另一端保持直进直出的走向不要让信号在板子上绕圈晶振要靠近 MCU 引脚且远离板边和接口避免晶振信号耦合到排线上去耦电容必须就近放在电源引脚旁边不然高频噪声滤不掉发热器件要远离电解电容等温敏器件还要考虑散热通道模拟电路和数字电路要分区单点接地或者用地平面隔离。布线的经典规则更多。电源线和地线要加宽经验估算是 1mm 线宽大概能过 1A 电流整个信号层的地平面要尽量完整不要被长的走线贯穿切割高速信号要考虑回流路径信号电流的回流是从最近的参考平面走的如果你在参考平面上把地割开一条缝信号就断了回路信号完整性直接崩掉。还有一个非常典型的概念叫环路面积。开关电源的开关节点走线如果组成一个很大的电流环路就会像一根发射天线一样向外辐射噪声EMI 测试直接超标。所以功率走线要短、粗、环路面积要小。这类知识 AI 可能知道但它很难在你具体的一张板图上识别这里环路面积偏大或者这里参考平面被走线切断因为它需要结合电流大小、频率、叠层结构、周围器件做综合判断这个判断能力目前的 AI 还达不到。布局布线这个环节AI 能做的更像是速度型选手你给它足够的约束条件它能在几分钟内给你一版常规板级的初始方案。但你要的是在电源完整性、信号完整性、EMC、散热、可制造性之间找平衡的复杂决策这种多目标优化问题恰恰是硬件工程师经验溢价最高的地方。3.3 从Gerber到板厂工艺最后一公里全是经验活当布局布线都完成设计要进入制造阶段这就是 Gerber 文件出场的时候了。Gerber 是 PCB 行业通用的光绘文件格式最常用的是 RS-274X。它用一组坐标和画图指令描述每一层上的铜皮、走线、焊盘、丝印、阻焊等信息。打开一个完整的工程文件你会看到一大堆文件顶层走线、底层走线、顶层阻焊、底层阻焊、顶层丝印、底层丝印、钻孔文件、钢网文件、板框文件等。板厂拿到这堆文件后用 CAM 软件转成内部生产格式才开始做板。这里有很多新手根本不知道的坑。比如你的设计里用了 0.2mm 的过孔但这家的板厂最小只能做 0.25mm那要么改设计要么换板厂。再比如线宽线距常规工艺能力是 4mil/4mil先进一点的板厂能做 3mil/3mil但价格和良率都会受影响。表面处理也有讲究喷锡成本低但平整度差高速信号焊盘最好不要用喷锡沉金平整度好、耐磨、适合按键和插拔区域价格贵OSP 环保便宜但保存期短、不能多次过炉。还有丝印问题很多人遇到过丝印模糊原因可能是一排过孔打在丝印文字上、字符压在了大面积铜皮上、或者丝印线宽太细小于板厂的最小能力。这种问题 AI 在屏幕前是看不出来的但它确实会导致实物板子上字迹难以辨认返工既麻烦又浪费钱。所以我说最后一公里全是经验活设计文件能不能顺利变成合格板子靠的是对板厂工艺的了解、对标准的设计规范DFM 可制造性设计的把握、以及跟板厂高效沟通的能力。这些东西没写在教科书里都是在一次次改版、一次次和板厂打交道中积累出来的。AI 再强它不会替你给板厂工程部打电话。4. 实操参考把AI当作高级助手的四种用法4.1 用AI做原理图审查效率确实高先说一个我实测下来非常值得做的事情用 AI 做原理图审查。具体操作是把设计好的原理图导出成 PDF 或者提取网表数据整理好电源拓扑、关键器件选型、去耦配置等信息然后让 AI 按一个明确的清单去检查。我可以列出几个高价值检查项电源树梳理每一路电源从输入到输出的电压、电流、去耦电容是否充分电源芯片的启动时序是否合理去耦电容配置关键引脚旁边是否放够了高频去耦电容容值是否合理引脚检查MCU 的每个 GPIO 是否有上拉或下拉电阻悬空引脚是否处理过接口防护外部接口有没有加 ESD 防护器件、共模电感、限流电阻AI 在纯逻辑审查方面的覆盖率确实高特别是那种上电后发现某个引脚悬空导致乱跳的低级错误它能在看图阶段帮你找出来。但要注意用 AI 审查后关键安全相关的回路比如电源输入保护、电池保护、医疗/安防相关一定要人工再核对一遍因为这种错误一旦流到产线上不是改一行代码能解决的。4.2 用AI生成初始布局省的是铺底的时间第二个用法是让 AI 帮你做初始布局。你在提需求时给它尽量明确的约束条件包括板框尺寸、安装孔位置、接插件固定位置、关键器件朝向、禁布区域、散热要求。比如我会这么描述这是一块四层板板框 100mm x 80mm左侧是电源输入右侧是 MCU 和连接器中间留出隔离区域晶振放在 MCU 附近电源模块放在输入侧请生成一个初始器件布局方案。AI 生成的布局在常规板级上确实有参考价值器件分区、信号流向基本都是合理的。但你拿到之后一定要做二次调整特别是对散热、EMC 敏感元器件的位置AI 的初版往往不会考虑周全。我的用法是把 AI 布局当成第一版草稿省去从零开始摆放的时间然后以我的经验去推敲和优化。这就像请了个初级工程师先画了个初稿你在这个基础上去精修效率确实比从白板开始快不少。4.3 让AI解释DRC结果、辅助准备制造文件还有两个很实用的点一个是解释 DRC 结果一个是辅助准备制造文档。EDA 工具跑完 DRC设计规则检查之后会报出一堆错误和警告比如net C20-1 is not connectedvia diameter too smallsilk to pad spacing等等。很多新手看到这些英文报错就懵了不知道哪些是致命的、哪些是警告级别不用管。这种时候你可以把 DRC 报告丢给 AI让它按严重程度分类并解释每个错误最可能的原因和修正方法。实测下来能省不少检索资料的时间尤其对英文不太熟练的工程师特别友好。另一个点是制造文件的准备。让 AI 生成一份生产说明文档里面包含板材类型FR4、板厚1.6mm、铜厚1oz、表面处理工艺、线宽线距最小要求、阻焊颜色、丝印颜色等信息顺手还能让它帮你写一封发给板厂工程的确认邮件。这些文书的活儿 AI 干得非常利索能省下大把时间。4.4 千万别交给AI的环节这五种情况我连试都不试把 AI 当助手可以但有几种情况我是坚决不会交给 AI 全权处理的这里列出来供各位参考高速差分走线比如 USB、HDMI、PCIe、千兆网口。这类走线的等长控制、阻抗匹配、回流路径、换层过孔的位置每一处都需要工程师根据芯片手册和数据速率人工把控。AI 拉出来的线可能满足基本间距但细节上往往会让你在调试阶段欲哭无泪。开关电源的功率走线和关键环路。电流回路面积要小、倒角要平滑、电流密度要够还要考虑功率器件的散热。这部分 AI 目前的理解深度不够翻了车就是烧板子。天线区域和射频走线。射频 PCB 设计和普通数字板完全是两个套路部件摆放、参考平面处理、阻抗控制、周边禁布要求都非常敏感AI 的训练数据很难覆盖到具体天线方案的特殊要求。编写特殊设计规则比如不同网络组之间的间距要求、某个区域的特殊禁布、背钻设置等。这些规则有很强的项目特异性AI 很难通过对话把它在工程文件里精确落地。与板厂和贴片厂的沟通。AI 能帮你写邮件但现场确认、电话沟通、处理工艺异常这类人跟人的协作是它替代不了的。核心原则一句话AI 可以帮你加快速度、减少低级错误但最终是你签字投产物理世界的责任总要有人来扛。5. 硬件工程师的AI时代生存法则5.1 从画板子的进化到系统设计师如果这时候你还只把自己定位成画板子的那确实要紧张因为纯拉线、纯布局的出图工作确实是 AI 最容易替代的部分。就像很多年前画 PCB 是专职岗位需要手工贴胶带、手工画图纸后来 EDA 工具普及了绘图员这个岗位消失了取而代之的是懂电路设计、懂信号完整性的硬件工程师。同样的逻辑今天正在重演。AI 负责把重复性、规则明确的工作吃掉腾出来的时间恰恰可以用在更有价值的部分电源架构设计、信号完整性分析与测试、EMC 预扫与整改、系统级 DFM 规划、与结构/软件/测试团队的协同、供应链管理。往系统设计的方向走意味着你要懂的不只是怎么画板子而是更高的层次电源完整性电源纹波、瞬态响应、PDN 阻抗设计信号完整性反射、串扰、眼图、时延匹配EMC 设计从原理图、PCB 阶段就考虑滤波、屏蔽、接地而不是等样机出来再去实验室整改DFM 可制造性设计阶段就考虑板厂工艺能力、贴片良率、测试可行性供应链思维器件选型时关注生命周期、交期、替代料方案有了这些层面的能力你的价值就不在于能画出板子而在于一次把板子做对和在复杂约束条件下做出正确决策。这个能力 AI 在短时间内替代不了。5.2 给新人基础理论、现场经验、供应链意识一个都不能少现在经常有新人问我是不是会画板子就能当硬件工程师了我一般都会反问一句你画出来的板子你知道它为什么能工作、为什么不能工作吗硬件工程师和用 EDA 软件的人之间最大的区别在于能不能解释物理现象。做硬件核心基础理论还是那几板斧电路原理、模拟电子技术、数字电子技术、信号与系统再加上电磁场基础。AI 能帮你把理论换算成参数但只有脑子里真正有这些概念你才能判断 AI 给的参数合不合理才能在设计评审时说出为什么这里要这样做。另外特别重要的一点是到现场去。PCB 设计完了要去板厂看钻孔、看压合、看表面处理打样回来了要自己去焊接、去调试、去示波器上抓波形样机做出来了要拿到实验室做 EMC 预扫看辐射从哪里漏出来。这些现场经验是 AI 永远无法通过文字描述带给你的。再加上供应链意识一颗物料交期要 16 周你就是画得再快也交付不了。硬件工程师如果能做到在选型阶段就预判元器件供应风险提前准备替代方案那在老板眼里你就是不可替代的。这种能力AI同样给不了你。写在后面的一点个人体会聊到最后说点我自己的真实感想。做硬件这么多年其实类似某某工具出来硬件工程师要下岗的说法听过好几轮了从线上电路仿真软件到全自动 Layout 工具再到现在的 AI。真正被淘汰的从来不是硬件工程师而是那些只会按部就班、不思考原理的人。拿 GPT-6 Astra 来说它的出现确实会改变一部分工作方式尤其是我前面讲的原理图审查、初始布局、DRC 解释这些环节以后会越来越高效。但硬件设计本质上仍然是一个跟物理世界打交道的专业一份 Gerber 文件从电脑屏幕变成真实板子中间隔着的工厂工艺、元器件市场、电磁环境、现场调试AI 目前连插手的姿势都还没找到。所以我的判断其实很简单AI 不会让硬件工程师失业但可能会让只懂画板子的工程师和会做系统设计的工程师之间的差距越拉越大。能善用 AI 提效的人会省出大量时间投入到真正需要经验判断的环节里成长速度只会更快。这个时代对硬件工程师的要求不是跑得比 AI 快而是跟 AI 配合着跑然后绕开它跑不到的地方。那地方恰好就是硬件工程师最值钱的领地。最后再分享一个小技巧我每次用 AI 辅助完设计都会把它的输出结果当成需要被质疑的方案再看一遍而不是可以直接用的交付物。保持这种审视心态你就能一直站在工具上面而不是被工具牵着走。这一条对硬件、软件工程师都适用。
