简介基于单片机Protues仿真的低频数字式相位测量仪设计包包含完整仿真图、C语言源码及赛题PDF文档面向单片机初、中级学习者以及电子设计竞赛备赛人员解决100Hz1kHz方波信号频率与相位差测量的课程设计或赛前训练需求。压缩包共19个文件大小279KB主要涵盖.c源码、.hex烧录文件、Keil工程文件、Proteus仿真文件、赛题说明PDF、运行截图PNG及备份文本等类型既能看到电路搭建方式也能直接打开源码理解测量流程。目前已有405人学习下载适合作为单片机频率/相位测量类项目的入门参考与二次开发基础。设计指标要求频率测量相对误差不超过1%相位差绝对误差不超过5°显示范围0°359.9°且分辨力0.1°整体方案完整闭环通过联调仿真图与C代码可深入理解过零检测、定时计数和相位差计算等关键原理必要时还能按需扩展频率上限或调整显示精度。1. 低频相位测量为什么选过零检测和定时器捕捉手头有两路 3.3V5V 的方波频率落在 100Hz1kHz想读出它们之间的相位差还要把频率一起显示出来。第一反应可能是用 ADC 采样、做 DFT或者上 DSO 直接读数。但在 51 单片机 Proteus 仿真这个约束下更干净的做法是过零检测把两路信号的边沿直接送给外部中断用同一个定时器给边沿打时间戳频率和相位差就都出来了。这套设计在大赛题里反复出现本质是“时间差 / 周期 × 360°”的数学模型难点全在时基分辨率和中断抖动上。下面按“原理推导 → Proteus 电路 → C51 固件 → 验证校准”的顺序把整个项目拆开讲代码和仿真文件在工程包里都是可以直接跑的照着接线就能复现。2. 测量模型与误差预算1MHz 时基下的频率和相位公式2.1 为什么不做 ADC 采样而是用边沿捕捉输入信号已经是方波幅度 3.3V5V这意味着信号本身的“过零信息”就藏在电平跳变里。用 ADC 采样恢复相位需要在 1kHz 信号上至少做到每周期 100 个采样点每个点还要保证采样时刻的确定性8051 的 ADC 加软件轮询很难达到 0.1° 级别的一致性。边沿捕捉的思路完全不同外部中断引脚在信号下降沿触发中断服务程序里只做一个动作——读定时器当前值。这样相位测量问题就转换成时间标签问题。A 信号相邻两个边沿的时间差是周期 TB 信号边沿相对 A 信号边沿的时间差是 Δt相位差就是φ Δt / T × 360°频率则是周期 T 的倒数。这个模型不依赖信号的绝对幅度只要边沿能被可靠识别3.3V 和 5V 方波没有本质区别。2.2 定时器时基与量程的匹配选择 12MHz 晶振8051 的机器周期为 1μs标准 12 分频定时器 1 工作在 16 位模式从 0x0000 计到 0xFFFF 再溢出最大计数值 65535μs正好覆盖 100Hz10ms 周期的需求。需要重点确认的边界条件见下表。信号频率周期周期计数量μs单个计数对应的相位角相位误差折算100Hz10000μs100000.036°满足 0.1° 分辨力500Hz2000μs20000.18°多次平均后可满足1kHz1000μs10000.36°必须做多周期平均单个计数在 1kHz 时对应 0.36°单次测量达不到 0.1° 分辨力但连续取 816 个周期做平均随机量化误差按根号 N 衰减8 次平均可以将等效误差压到 0.13° 附近。频率测量这边的要求相对宽松1kHz 时单个计数误差 0.1%离 1% 的指标还有余量晶振本身的 ±50ppm 偏差完全可以忽略。2.3 16 位溢出的处理策略100Hz 时一个周期需要 10000 个计数16 位定时器不会溢出但中断服务程序累计多个周期时period_sum 用 unsigned long 累加8 个周期最大 80000仍然小于 65535×2 的积不会越界。代码里定时器本身持续计数不做清零重装避免重装瞬间丢失边沿事件。溢出中断可以不开因为周期测量只取相邻边沿的差值模 65536 的差值是准确的前提是差值本身不超过 65535即信号频率不低于约 15Hz本设计范围完全安全。3. Proteus 8 原理图搭建与信号调理电路设计3.1 输入级直接用逻辑电平还是加整形电路方波幅度最低 3.3V8051 的 VIH 典型值为 2.0V即使不加任何调理电路信号也能被识别为逻辑高电平。但 Proteus 仿真里有个容易被忽略的点信号源输出经过导线直接接到 P3.2 和 P3.3仿真模型中引脚输入阻抗有限如果信号源电压设置不当边沿会产生 0.5V 左右的振铃。工程中我习惯在输入端加 74HC14 施密特触发器整形一则是提高抗噪能力二则是为将来接真实传感器输出可能是缓慢上升沿留裕量。74HC14 使用 5V 供电输入 3.3V 方波时施密特迟滞窗口的上限约 3.0V3.3V 高电平正好越过触发点输出端得到的是边沿更陡峭的 5V 方波。如果信号源幅度在 3.3V 附近波动也可以通过一个 10kΩ 电位器分压微调。Proteus 里放置信号发生器的步骤如下左侧工具栏选择 Generator Mode放置两个 DSO 信号源或直接使用“SINE”再调成方波属性。信号源属性中设置幅度 3.3V5V频率按测试需要填 100Hz 或 1kHz。两个信号源共用地线其中一路设置 Phase 属性为 45 或其他待测相位。3.2 单片机最小系统与复位/晶振电路主控选择 AT89C52Proteus 8 库内自带该模型。晶振电路用 12MHz 石英晶体两个 33pF 负载电容分别接地。复位电路采用经典的 10μF 电解电容配合 10kΩ 下拉电阻P0 口外接 10kΩ 排阻上拉到 VCC。AT89C52 的 EA 引脚直接接 VCC确保从片内 Flash 启动。需要特别提的是 P0 口8051 的 P0 是开漏结构驱动 LCD 数据线必须外接上拉电阻否则高电平输出能力不足Proteus 仿真中表现出来就是 LCD 显示乱码或对比度异常。上拉排阻放在 8 位数据线和 VCC 之间阻值 4.7kΩ10kΩ 均可。3.3 LCD 1602 接口与外部中断引脚的最终连接LCD 采用 4 位数据模式还是 8 位数据模式取决于剩余 IO 资源。这里 P0 口占用 8 位数据线P2.0P2.2 分别接 RS、RW、ENP3.2 接 A 路信号测频与相位基准P3.3 接 B 路信号相位差参考。硬件连接对应关系如下表所示。单片机引脚连接目标作用说明P3.2 / INT0A 路方波输入下降沿触发记录基准边沿时刻P3.3 / INT1B 路方波输入下降沿触发记录比较边沿时刻P0.0~P0.7LCD D0~D78 位并行数据需上拉P2.0 / P2.1 / P2.2LCD RS / RW / EN控制线RW 接低电平只写X1 / X212MHz 晶振 33pF×2系统时钟决定 1μs 时基仿真中 LCD 的 VL 对比度引脚通过 10kΩ 电位器接到 VCC调整到背光显示清晰即可。这个电位器在 Proteus 里经常被漏掉结果 LCD 白屏或只有方块排查时先量 VL 电压。3.4 Proteus 仿真运行时的常见坑第一信号发生器属性中 Duty Cycle 设置为 50%如果是默认的脉冲模式边沿频率会变成期望值的一半。第二两个信号源必须设置相同的相位步进否则仿真器在瞬态计算时会产生额外延迟导致测出的相位差偏离理论值。第三运行仿真后用虚拟示波器挂在 P3.2 和 P3.3 上确认边沿确实到达了 MCU 引脚这一步能排除很多连接图层面的低级错误。4. C51 固件实现定时器配置、外部中断与显示驱动4.1 定时器 1 初始化的关键寄存器配置工程源码中 123.c 已经包含完整的初始化逻辑。这里重点拆解定时器 1 和工作模式寄存器的配置。TMOD 的高 4 位控制定时器 1设置 0x10 即选择模式 116 位定时器GATE 位为 0由 TR1 软件启动。void Timer1_Init(void) { TMOD 0x0F; /* 只影响定时器1保留T0的配置 */ TMOD | 0x10; /* 定时器1模式116位不自动重装 */ TH1 0x00; TL1 0x00; /* 计数初值从0开始 */ ET1 0; /* 不开定时器1溢出中断 */ TR1 1; /* 启动后持续计数 */ }需要强调的是这里故意关闭溢出中断。如果开启溢出中断并在中断里给软件计数器加一扩展成 32 位时间基准理论可行但中断响应延迟会额外引入 35 个机器周期的不确定性在 1μs 分辨率下这种抖动不可接受。所以设计原则是定时器自由运行边沿之间取差值不依赖绝对清零时刻。4.2 外部中断 0/1 的边沿触发与读取时序外部中断 0 和 1 均配置为下降沿触发这意味着测的是信号负跳变沿。方波信号占空比 50%下降沿和上升沿关于周期中心对称用下降沿或者上升沿测量相位差结果一致不会引入系统偏差。读取定时器值时有一个经典陷阱16 位定时器计数过程中TH1 和 TL1 不会同时更新先读 TH1 再读 TL1 的瞬间可能出现低位翻转。解决办法是连续读取两次 TH1 直到值稳定unsigned long ReadTimer1(void) { unsigned char th1_1, th1_2, tl1; do { th1_1 TH1; /* 第一次读高字节 */ tl1 TL1; /* 读低字节 */ th1_2 TH1; /* 再读一次高字节 */ } while (th1_1 ! th1_2); /* 高字节两次不一致说明读取时进位重读 */ return ((unsigned long)th1_2 8) | tl1; }这段代码的意义在于保证时间戳的单调性。若高字节读取瞬间恰好发生 0xFF→0x00 进位两次读回结果不同循环重读后得到的才是真实时刻。相位测量对时间戳的一致性要求远高于绝对值精度这个防护不能省。4.3 两路中断服务程序周期累计与相位时间差计算中断服务程序中只做两件事记录时间戳、累计周期数。所有数学运算全部放到主循环避免在中断中执行除法因为 C51 的浮点除法库函数占用的指令周期不固定会把时间基准打乱。volatile unsigned long cap_a, cap_b; volatile unsigned long last_a; volatile unsigned long period_sum; volatile unsigned int cycle_cnt; volatile unsigned long phase_time; volatile unsigned char flag_update; void ExtInt0_ISR(void) interrupt 0 /* A路下降沿 */ { unsigned long t_now ReadTimer1(); if (last_a ! 0) { /* 非首次触发才计算周期 */ period_sum t_now - last_a; phase_time 0; /* B路需等待新一轮计数 */ cycle_cnt; if (cycle_cnt 8) { /* 每8个周期平均一次 */ flag_update 1; period_sum 0; cycle_cnt 0; } } last_a t_now; cap_a t_now; } void ExtInt1_ISR(void) interrupt 2 /* B路下降沿 */ { cap_b ReadTimer1(); if (last_a ! 0) { phase_time cap_b - cap_a; /* 相对最近A边沿的正时延 */ } }代码逻辑要点计数器累计 8 个周期后period_sum 保存的是 8 个周期的总时长与单个周期测量相比相当于把量化误差平均了。phase_time 在 A 路中断里清零在 B 路中断里重新赋值这样保证每次采样到的都是“同一个周期内”A 与 B 边沿的时间差。如果 B 路边沿先于 A 路到达phase_time 会在下一个 A 边沿被清零主循环计算时用 if 判断并加上 360° 修正。4.4 主循环中的频率换算与 LCD 显示逻辑主循环读取 flag_update 标志后对 8 周期平均结果做换算。计算频率和相位差用浮点运算还是定点运算需根据开发环境决定。C51 编译器支持 float但浮点除法在 1MHz 机器周期下耗时约 300μs对刷新率无实质影响工程包内 123.c 直接用了浮点void Display_Measure(void) { float period_us, freq, phi; period_us (float)period_avg; /* 平均周期单位微秒 */ freq 1000000.0f / period_us; /* 频率Hz */ phi ((float)phase_time / period_us) * 360.0f; if (phi 0.0f) phi 360.0f; /* 负值折算到正角度 */ else if (phi 360.0f) phi - 360.0f;/* 超过一圈做循环修正 */ sprintf(disp_buf, F:%6.1fHz, (double)freq); LCD_WriteString(0, 0, disp_buf); sprintf(disp_buf, PHI:%5.1f, (double)phi); LCD_WriteString(0, 1, disp_buf); }相位修正的逻辑要特别注意当 B 路滞后 A 路超过 180° 时phase_time 可能接近周期 T计算出的 phi 接近 360°若 B 路实际超前 A 路差值会出现负值加 360° 后落入 0°359.9° 区间。显示分辨力 0.1° 由 float 格式化输出保证LCD 每行 16 个字符第二行“PHI:xxx.x”正好放下。实际工程包里省去了 float 库改用三字节定点数。将 360° 拆成 3.6°×100先把时间差乘以 360再除以周期用 unsigned long 保存整数部分和小数部分。这样做的好处是避免占用 C51 的浮点库Flash 空间能省下 1KB 左右。若选择浮点方案需要在编译器选项中勾选 FLOAT 库支持。4.5 LCD 底层驱动与写入时序LCD 1602 的写时序是标准的“RS 置位 → 数据上 P0 → EN 拉高 → 延时 → EN 拉低”工程内提供了 LCD_WriteCmd 和 LCD_WriteData 两个基础函数。这里贴出 Proteus 仿真中容易出问题的初始化序列void LCD_Init(void) { LCD_WriteCmd(0x38); /* 8位双行显示5x7点阵 */ LCD_WriteCmd(0x0C); /* 显示开光标关不闪烁 */ LCD_WriteCmd(0x06); /* 写入后地址自动加一 */ LCD_WriteCmd(0x01); /* 清屏需额外延时 */ Delay_MS(5); }初始化后第一行显示频率第二行显示相位。实测中如果 LCD 显示为两行方块字符原因多半是 0x38 命令发送后没有给足 5ms 等待时间清屏命令 0x01 执行期间控制器正忙。在初始化每条命令后追加 10ms 延时是最稳妥的做法。5. 验证与校准仿真调通后如何确保测量精度达标5.1 用 Proteus 虚拟仪器做端到端验证将虚拟示波器探头接到两路信号源输出端另挂一路到 P3.2 引脚。设置信号源 A 为 500Hz、幅度 4V信号源 B 相位偏移 60°。运行仿真后LCD 第一行应显示 500.0Hz 左右第二行显示 PHI:60.0。频率误差在 ±1% 内相位误差应小于 ±5°。需要交叉验证的不只是最终读数。把 B 路相位依次改为 90°、180°、270°观察显示值是否跟随重点排查 359.9° 与 0.1° 边界的回绕处理。低于 1Hz 的极低频信号源在 Proteus 里启动较慢开始仿真后前几百毫秒的边沿计数不稳定可等显示稳定后再记录。5.2 平均窗口与响应速度的权衡工程源码中周期平均窗口取 8这个值不是拍脑袋定的而是由显示刷新率与噪声抑制需求共同约束的。下面表格列出了不同窗口下的对应关系。平均周期数100Hz 刷新时间1kHz 刷新时间相位误差改善倍数110ms1ms1基准880ms8ms√8 ≈ 2.816160ms16ms4窗口增大到 16 次后100Hz 信号需要 160ms 才能刷新一次显示人工读数的体感延迟明显。而 8 次平均在 1kHz 下仍能保持 125Hz 的显示刷新率兼顾实时性和稳定性。5.3 仿真结果向真实硬件迁移的调整点Proteus 的世界里没有参考地噪声实际电路板却有三大差异一是电源纹波导致边沿抖动施密特触发器输入端应就近并联 0.1μF 电容二是 12MHz 晶振的负载电容要根据实际 PCB 走线微调焊接后可用示波器测量 51 单片机 X2 脚的时钟波形峰峰值应接近电源轨三是两路信号线不等长会引入皮秒级时延差对 100Hz 信号完全无感但 1kHz 时若布线走线长度差超过 30cm误差会逼近 0.5°。工程中的 74HC14 整形级可以保留它同时提供电平转换功能使得 3.3V 逻辑信号能被 5V 供电的 8051 读取。若换成 STC15W 系列等 1T 单片机机器周期变为 1 个时钟周期12MHz 晶振下定时器分辨率提升到 83ns此时把定时器初值和分频系数整体重算即可中断服务代码本身不需要改动。5.4 对齐逻辑分析仪验证边沿时刻最后一个值得花时间做的验证点用 Proteus 的逻辑分析仪观察 INT0 和 INT1 引脚的实际触发波形。打开分析仪的触发设置分别在 A 通道与 B 通道上添加下降沿触发条件然后测量两个触发点之间的时间差。将逻辑分析仪读到的微秒数与程序内部计算的 phase_time 值对比两者一致才说明中断响应路径没有丢失边沿。实测中如果逻辑分析仪显示的时间差稳定在 1000μs对应 360°但 LCD 却显示 358°说明中断响应有固定延迟偏移——这是由 KEIL 的中断入口跳转指令消耗的 4 个机器周期导致的系统性误差可通过在相位计算中减去常数 4μs 修正。本文还有配套的精品资源点击获取
